2月12日，自適應和智能計算的全球領導企業賽靈思公司（Xilinx）宣布已將完整的HDMI 2.1 IP子系統引入其知識產權核（IP核）產品組合中，使得各種搭載賽靈思器件的專業音視頻設備能夠發送
2019-02-13 10:49:01
3095 大家好，歡迎Vivado的一個快速演示，它是xilinx新的設計套件，應用到7系列和以上的系列器件。
2012-04-25 08:55:552192 雙擊桌面圖標打開Vivado 2017.2，或者選擇開始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；
2023-07-30 09:39:11403 
嗨，我正在使用Vivado 13.2在Zynq 7000上實現嵌入式設計。這是我的設計流程1）創建了一個新項目my_ip，其中包含1個ngc文件和2個從Xilinx Fifo Generator生成
2020-04-15 10:22:15
我嘗試使用Vivado 2016.2實現與2015.3相同的設計（https://github.com/Elphel/x393），2016年使用更多資源并且無法計時。我嘗試了干凈啟動（新項目，只是
2018-10-29 14:15:05
在模擬模型方面，Vivado提供的IP似乎有一些根本性的變化。在將工作設計從ISE 14.4轉換為Vivado 2013.2之后，然后按照建議的方式升級大部分Xilinx IP，例如基本乘法器，除法
2019-02-26 10:42:23
Xilinx設計工具ISE設計套件系統版+ Vivado系統版14.3是否可以為此版本的軟件進行靜默安裝？任何意見，將不勝感激干杯以上來自于谷歌翻譯以下為原文Xilinx Design Tools
2018-12-28 10:53:04
Vivado中xilinx_courdic IP核(求exp指數函數)使用
2021-03-03 07:35:03
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因為工程中很多IP核不能用所以在重新生成過程中發現了這個問題，還請大神告知是怎么回事？
2023-04-24 23:42:21
你好，我們在2016年3月購買了Xilinx-Vivado / Ise的完整版本。我的同事將我添加為“管理員”，因此我也可以創建許可證。但它沒有顯示在我的xilinx帳戶中，因此我無法生成許可證。我
2018-12-21 11:00:57
的新一代開發環境，致力于解決系統級集成和實現的生產力瓶頸。 Vivado Design Suite 在總體生產力、易用性和系統級集成能力方面領先一代。加速實現設計實現時間縮短 4 倍設計密度提升 20%高達
2014-12-23 13:11:08
Xilinx在Artix設備上是否有6G-SDI的IP？我發現一些舊的信息提到它為Vivado但它似乎不在IP目錄中。謝謝
2020-07-24 06:32:48
菜鳥求指教，最近在用vivado 2015.3 做個小項目，遇到問題：代碼綜合后會報錯：'get_property' expects at least one object.錯誤地址在IP的 clocks.xdc文件中。
2016-08-31 10:42:56
,int b);最后經過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調用自己寫的IP核(add函數)我在vivado 中添加了自定義IP核與PS(處理系統)我知道網上說用AXI Steam？ 來連接
2016-01-28 18:40:28
,int b);最后經過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調用自己寫的IP核(add函數)我在vivado 中添加了自定義IP核與PS(處理系統)我知道網上說用AXI Steam？ 來連接
2016-01-28 18:39:13
本實驗通過調用PLL IP core來學習PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22:13
哪位大神能夠分享一下關于xilinx vivado 2013.4 的教程啊，小弟感激不敬?。?！
2014-03-26 21:38:02
：www.xilinx.com/products/intellectual-property/temac-evaluation.html在該頁面的大約一半處，在其中顯示完整系統硬件評估的位置，我點擊“處理器IP評估
2020-04-21 08:40:43
請問怎樣將混合信號電壓基準提升至更高的電平？
2021-04-13 06:06:23
您好，我想下載Xilinx Vivado 2017.1但是，每次我收到以下錯誤：“由于您的帳戶導出合規性驗證失敗，我們無法滿足您的要求。”誰能幫我？提前致謝以上來自于谷歌翻譯以下為原文Hello
2018-12-27 10:41:52
早安Xilinx Communitry，我有一個關于VIVADO IP中心設計流程的問題。設計針對Xilinx fpga的數字邏輯不僅僅有一種方法。您可以使用HLS和HDL進行設計。您可以使用純
2019-03-29 09:14:55
你好，我正在嘗試使用Xilinx IP內核進行簡單的hdmi passthrough。我正在將TMDS直接饋送到FPGA。我不確定tdms線和時鐘應該去哪里。這是我到目前為止所得到的。使用以
2020-08-11 10:33:03
請問一下Xilinx公司發布的vivado具體的作用是什么，剛剛接觸到，以前一直用quartus ii，沒有使用過ise，后來今天聽說了vivado，不知道是做什么用的，希望大家都能參與討論中，謝謝。
2015-04-15 16:51:00
，但現在有了Vivado，我沒有看到這樣的應用程序我希望Xilinx不要像許多其他應用程序那樣放棄這個應用程序以上來自于谷歌翻譯以下為原文Hello everyone Can I Install
2018-12-27 10:57:02
的Windows 10更新?，F在甚至沒有完全控制將允許我在我的用戶上使用Vivado。但是它仍然適用于我的管理員。當我查找位于C：\ Xilinx \ Vivado \ 2015.3 \ bin
2019-01-02 14:41:39
HI， 我正在嘗試使用浮點IP在Zedboard上生成一個系統（SoC）（使用VIVADO 2016.4）。由于這個IP具有分層接口，我使用AXI DMA將此ip添加到AXI系統總線。但現在我的問題是如何使用Xilinx SDK檢查此IP？ （表示如何向IP發送輸入以及如何檢查輸出）。謝謝
2020-05-26 14:04:10
我試圖在Vivado 2015.3中運行Zynq基礎TRD 2015.2。我無法看到程序框圖的詳細信息（如附件中所示）。它顯示為IP。有沒有辦法查看內容？
2020-04-28 08:47:59
前 言本文主要介紹HLS案例的使用說明，適用開發環境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx
2021-11-11 09:38:32
您好，我正在為Vivado 2015.3課程做一個項目。該項目是邊界掃描測試。我編寫了所有VHDL代碼并嘗試實現。但是，實施還沒有發生。我一直得到錯誤：[Synth 8-4169]使用條款中的錯誤
2019-04-15 12:38:48
你好我正在嘗試在vivado HLS中創建一個IP，然后在vivado中使用它每次我運行Export RTL我收到了這個警告警告：[Common 17-204]您的XILINX環境變量未定義。您將
2020-04-03 08:48:23
嗨，我試圖下載Vivado 2015.3完整安裝程序所有操作系統版本，但我收到以下錯誤。錯誤由于技術問題，我們無法滿足您的要求。請稍后再試。請不要單擊后退按鈕。如果您反復收到此錯誤，請稍后再試，并發
2019-04-16 15:17:58
和Digi-Key說話，他們似乎一無所知。我也打電話給AVNet，他們說他們很樂意幫忙，但他們需要產品/部件號。我還試著打電話給Xilinx，他告訴我和經銷商談談。是否可以續訂我們的Vivado系統
2018-12-24 13:49:08
組件，這樣我就不必浪費時間了？過度查看可能導致調試時間大幅下降的事情的可能性很大。我正在使用Xilinx Vivado。我目前的設計是在2015.3（部分已經在2015年4），我想遷移到2016.2
2018-12-19 11:07:18
使用active_hdl 12.0 仿真xilinx IP。按照文檔，在vivado中編譯好了用于active_hdl 12.0的IP庫，并在active_hdl軟件中完成添加。同時將vivado
2022-09-25 22:46:59
dear all:求教 Vivado 問題！vivado 2015.3generate bitstream 后報錯：[DRC 23-20] Rule violation (REQP-38
2016-09-23 11:36:04
我已獲得Xilinx HDMI IP內核的評估許可證，并已將其加載到許可證管理器中。我的IP經理似乎缺少實際的IP本身。我已經檢查了計算機上的Xilinx文件夾，但找不到任何文件。我找到了名為
2019-01-02 15:02:41
ISE指出）。由于Xilinx已將設計師推向PlanAhead和Vivado，因此設計方向似乎朝著更高層次的方向發展，從設計師那里去除了設計控制的某些方面。圖形架構，C到VHDL HLS，以及
2019-07-29 07:54:51
我正在嘗試在VC707上構建和測試AXI以太網子系統。但是write_bitstream錯誤輸出時出現以下錯誤：[Common 17-69]命令失敗：此設計包含一個或多個不允許生成比特流的單元
2020-08-21 11:07:27
嗨，我面臨與Vivado 2015.3類似的問題。我在linux中有我的設計，想要調試一些東西。所以我做了以下配置。1.我在windows機器上下載并安裝了vivado_lab_2015.3。2.
2020-04-26 12:34:20
大家好，我正在嘗試使用Vivado IP集成塊設計開發設計。我使用了Xilinx Repository中的幾個IP塊以及我自己的一些簡單塊。我只使用了塊設計，并沒有自己做任何放置。我也沒有添加約束
2018-10-30 11:10:33
IP多媒體子系統-媒體網關功能有哪些?
IP多媒體子系統-媒體網關功能（IMS-MGF）
IMS-MGF終結來自電路交換網的
2010-04-07 16:24:10727 賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天公開發布以 IP及系統為中心的新一代顛覆性設計環境 Vivado 設計套件
2012-04-25 08:51:151229 Xilinx發布Vivado Design Suite 2013.3版本，新增最新UltraFast設計方法及新一代即插即用IP和部分重配置功能，豐富設計流程，實現前所未有的IP易用性， 進一步提高設計生產力
2013-12-24 17:51:231193 testbench來驗證設計。 Integrate帶有Xilinx IP Block的 HLS IP 這里展示了在IP Integrator中，如何將兩個HLS IP blocks跟Xilinx IP FFT結合在一起 ，并且在Vivado中驗證設計。
2017-02-07 17:59:294179 
本文基于xilinx 的IP核設計，源于音頻下采樣這一需求。 創建vivado工程 1. 首先打開vivado，創建一個新的project（勾選create project subdirectory
2017-02-08 02:25:093716 
Xilinx采用先進的 EDA 技術和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發套件提供全新構建的SoC 增強型、以IP和系統為中心
2017-02-08 04:10:11457 及 Xilinx 技術專家共聚一堂。 在這為期一天的活動中，您可以學習各種有關 Vivado 的高級功能、使用技巧及設計竅門，以提升您的 FPGA/SoC 設計生產力： 主題演講將涵蓋行業趨勢和 Xilinx
2017-02-08 06:04:03204 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數學運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數庫（例如C語言
2017-02-08 13:08:111235 
HLx 版本均包括帶有 C/C++ 庫的 Vivado 高層次綜合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE? IP 子系統以及完整的 Vivado 實現工具套件，使主流用戶能夠方便地采用生產力最高、最
2017-02-08 19:35:06386 賽靈思(Xilinx)近期宣布推出高階設計工具2015.3版DSP系統產生器(System Generator)，可讓系統工程師運用Xilinx All Programmable組件設計高效能DSP系統。
2019-10-06 18:00:00283 ? 無縫集成在其設計中的工作。該 ?IP? 集成工具支持針對所有 ?Xilinx? 器件提供，其中包括最新 ?UltraScale? 器件系列，可充分滿足 ?Vivado? 設計套件工具 ?2014.4? 以及更高版本的要求。 了解更多 ??
2017-02-09 08:12:36319 
有關FPGA——VIVADO15.4開發中IP 的建立
2017-02-28 21:04:35
15 Xilinx的Vivado采用原理圖的設計方式，比較直觀適合大型項目，我們自己的code都需要封裝成user IP。這里主要介紹怎么把多個關聯管腳合并成類似bus的大端口。
2017-09-15 16:54:3442 在給別人用自己的工程時可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數的IP核，但是用其他工程調用后發現還是能看到源文件，如何將工程源文件加密，暫時沒有找到方法，如果知道還請賜教。
2018-06-26 11:33:007425 面向未來十年All Programmable，一個以IP及系統為中心的工具套件，把可編程系統的集成度和實現速度提升至原來的4倍。賽靈思公司(Xilinx)2012年4月25日美國發布會現場及答記者問
2018-06-05 13:45:003756 大家好，又到了每日學習的時間了，今天咱們來聊一聊vivado 調用IP核。 首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-28 11:42:1436234 本篇記錄了本人解決xilinx下載器驅動安裝問題(裝驅動提示錯誤如下圖)。主要過程就是更新到win10，再重裝驅動即可，最后測試在Vivado2015.3中可以成功下載調試。 電腦環境 操作系統
2018-08-07 13:47:425154 賽靈思公司（Xilinx）今天宣布推出可編程行業唯一 SoC 增強型設計套件Vivado設計套件 的2014.3版本、SDK 和最新 UltraFast 嵌入式設計方法指南，為 Zynq-7000
2018-09-06 16:07:001466 關鍵詞：Vivado , 設計套件 賽靈思公司（Xilinx）今天宣布， 其業界首款可編程SoC級增強型Vivado設計套件的最新版本在生產力方面進行了兩大改進。Vivado設計套件2013.1版本
2018-09-25 09:18:01275 了解Vivado實現中2015.3中的新增量編譯功能，包括更好地處理物理優化和自動增量編譯流程。
2018-11-20 06:55:002340 了解Vivado實現中2015.3中的新增量編譯功能，包括更好地處理物理優化和自動增量編譯流程。
2018-11-20 06:56:002512 了解Vivado實現中2015.3中的新增量編譯功能，包括更好地處理物理優化和自動增量編譯流程。
2018-11-29 06:32:003340 了解如何使用Xilinx的Vivado IP Integrator（IPI）快速輕松地組合將PCI Express連接到外部DDR存儲器的完整子系統。
該視頻將展示如何配置和連接所有Xilinx IP，包括AXI ......
2018-11-28 06:38:004916 
了解如何創建和使用Xilinx的UltraScale PCI Express解決方案。
使用Vivado IP目錄GUI創建和使用PCI Express IP內核。
打開示例設計并在Vivado軟件中實現它。
2018-11-28 06:36:003424 
本視頻介紹了設置和測試Xilinx PCIe DMA子系統性能的過程。
2018-11-27 06:16:006069 了解如何使用Vivado設計套件的電路板感知功能快速配置和實施針對Xilinx評估板的設計。
2018-11-26 06:03:003062 了解Vivado實現中2015.3中的新增量編譯功能，包括更好地處理物理優化和自動增量編譯流程。
2018-11-30 19:24:004251 在開發PL時一般都會用到分頻或倍頻，對晶振產生的時鐘進行分頻或倍頻處理，產生系統時鐘和復位信號，下面就介紹一下在vivado2017.3中進行PL開發時調用IP的方法。
2018-12-22 14:26:384468 賽靈思的新型LogiCOREIP子系統屬于高度可配置并根據市場量身定制的構建模塊，其集成了多達80個不同的IP 核、軟件驅動程序、設計實例和測試平臺。
2019-07-31 09:05:581570 DDR對于做項目來說，是必不可少的。一般用于數據緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開發工具：Vivado
2020-11-26 15:02:117386 
? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數學類的IP核，數字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP
2020-12-29 15:59:399496 本文介紹如何一步一步將設計從SDSoC/Vivado HLS遷移到Vitis平臺。
2022-07-25 17:45:483057 
本文介紹如何一步一步將設計從SDSoC/Vivado HLS遷移到Vitis平臺。
2021-01-31 08:12:028 Vivado2017.2 中BRAM版本為 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5種類型：Single-port RAM 單端口RAM，Simple Dual-port RAM 簡單雙端口RAM（A寫數據B讀數據）
2021-03-10 06:15:5619 前年，發表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結》（鏈接在參考資料1），里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案，發表之后經過一年多操作上也有
2021-03-22 10:31:163409 Xilinx_Vivado_zynq7000入門筆記說明。
2021-04-08 11:48:0270 基于VIVADO的PCIE IP的使用 項目簡述 上一篇內容我們已經對PCIE協議進行了粗略的講解。那么不明白具體的PCIE協議，我們就不能在FPGA中使用PCIE來進行高速數據傳輸了嗎？答案是否
2021-08-09 16:22:1010199 
以Xilinx Vivado設計套件中提供的FFT IP為例，簡要說明如何進行FFT IP配置和設計。
2022-07-22 10:21:271755 在仿真Vivado IP核時分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:431240 
電子發燒友網站提供《為EBAZ4205創建Xilinx Vivado板文件.zip》資料免費下載
2023-06-16 11:41:021 在仿真Vivado IP核時分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-20 14:23:57622 Xilinx平臺的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會無法導出 IP
2023-07-07 14:14:57338 
DDS（Direct Digital Frequency Synthesizer） 直接數字頻率合成器，本文主要介紹如何調用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號。
2023-07-24 11:23:291728 
Vivado IP核提供了強大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
FPGA開發中使用頻率非常高的兩個IP就是FIFO和BRAM，上一篇文章中已經詳細介紹了Vivado FIFO IP，今天我們來聊一聊BRAM IP。
2023-08-29 16:41:492605 
Vivado是Xilinx公司2012年推出的新一代集成開發環境，它強調系統級的設計思想及以IP為核心的設計理念，突出IP核在數字系統設計中的作用。
2023-09-17 15:37:311060 
針對系統級封裝，如何通過協同設計提升ESD保護能力？ 協同設計是一種集成電路設計方法，通過在設計過程中將各功能模塊和子系統之間的協同關系考慮在內，可以提升電子系統的整體性能和功效。在針對系統級封裝
2023-11-07 10:26:04217 Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數學類的IP核，數字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317
電子發燒友App
工商網監
評論