前言

目前的電子系統中，總線設計越來越普遍，特別是DDRx并行總線設計，其具有頻率高、位數多等特點。隨著頻率的提高，信號的邊沿越來越陡，電源電壓越來越低，相反地，PCB板空間卻不斷壓縮，這就導致了總線設計的信號質量和時序裕量越來越小。因此，對高速并行總線互連設計中能夠影響信號質量的因素進行仿真分析，盡可能提高系統的噪聲容限與時序裕量，對于提升系統的性能及可靠性，縮短研發周期，節約設計成本，具有非常重要的意義。

本文介紹了采用芯和半導體Hermes PSI軟件進行信號總線的電磁場建模和仿真分析流程。在常規仿真分析中，如果采用三維全波分析，仿真時間會很長。Hermes PSI提供了一種針對信號總線的快速準確的建模分析方案。

信號總線電磁場建模分析流程

1. 設計文件導入

首先將PCB設計文件導入到Hermes PSI軟件中，選擇需要分析的總線以及參考平面(通常為GND);

圖1. 選擇所需導入的Net

點擊OK后，軟件會對設計形成2D視圖;

圖2. 設計的2D視圖

2. Stackup和Materials設置

雙擊結構樹中的Stackup進入Stackup編輯界面，在該界面下用戶可以根據PCB的疊層結構進行參數設置，包括每層的厚度、材料、介電常數、損耗角正切值等。

圖3. Stackup 編輯窗口

3. Padstack設置

接下來雙擊結構樹中的Padstack進入“Padstack Editor”界面，根據仿真需要設置Padstack的尺寸等參數。

圖4. Padstack Editor 界面

4.選擇分析流程

點擊Analysis setup，右鍵，新建一個仿真流程，此案例選擇SI Model Extractor：

圖5. 仿真流程選擇

選擇SI Model Extractor，點擊OK后，會自動生成一個SI Model Extractor Workflow：

圖6. SI Model Extractor Workflow 界面

5.選擇需要仿真的Nets

在SI Model Extractor Workflow中點擊Nets，進入到Select Nets界面中，選擇需要仿真的Nets后，點擊OK。

圖7. Select Nets界面

6.端口自動生成

軟件對選擇的Nets會自動生成對應的端口，不需要人工逐個對信號進行復雜的端口設置。

圖8. 端口自動生成

7.求解器設置

在SI Model Extractor Workflow中點擊Solver，進入到求解器的設置界面。在此界面中，設計師可對仿真的仿真頻率、求解器類型、Mesh Size的大小、掃描選項、Via Model以及Trace Model等進行詳細的設置。

圖9. 求解器設置界面

8.高性能計算配置

在SI Model Extractor Workflow中點擊XHPC，進入到高性能計算的界面。在此界面中，設計師可根據仿真需求以及仿真資源的實際情況對高性能計算進行詳細的配置。

圖10. XHPC配置界面

9.仿真結果查看

仿真完成以后，軟件會自動打開芯和的SnpExpert軟件生成相應S參數結果，在SnpExpert中可對仿真結果進行查看和后處理分析。

圖11. S參數分析窗口

總結

本文介紹了采用芯和半導體Hermes PSI軟件進行信號總線的電磁場建模和仿真分析流程，步驟包括：設計文件導入、Stackup和Materials設置、Padstack設置、選擇分析流程、選擇需要仿真的Nets、端口自動生成、求解器設置、高性能計算配置以及仿真結果查看。自動化的向導式操作流程，大大提高了工程師進行信號總線建模和仿真的效率，加快了產品的設計和迭代。

審核編輯：湯梓紅