九、UBM解析IMFT的20nm 64Gbit MLC NAND

　　NAND 閃存在半導(dǎo)體市場的成功主要得益于移動電話和平板電腦市場持續(xù)且巨大的成長，以及在電腦中采用高性能固態(tài)硬盤（SSD）取代通用硬盤的普及率提升。正如英特爾和美光公司去年的共同聲明一樣，通過采用最新20nm制造技術(shù)加上單元架構(gòu)中的突破性概念，可望實(shí)現(xiàn)具有Tb級容量、由多個(gè)芯片簡單堆疊組成的 NAND閃存產(chǎn)品。

　　在過去幾年中，NAND閃存已達(dá)到了商用存儲器所能實(shí)現(xiàn)的最高密度，這可歸功于其卓越的實(shí)體可擴(kuò)展性和每單元2或3位元的多級單元（MLC）技術(shù)。然而，由于近來便攜式電子設(shè)備對于NAND閃存的強(qiáng)大需求，導(dǎo)致NAND元件結(jié)構(gòu)持續(xù)顯著微縮，以實(shí)現(xiàn)更高密度、更快速度以及更低的位元成本。這對于采用傳統(tǒng)架構(gòu)的次20nm浮柵閃存單元來說，NAND閃存中單元尺寸的顯著微縮將面臨重大的阻礙。

　　針對上述的挑戰(zhàn)，英特爾和美光公司共同成立了一家名為IM Flash Technologies（IMFT）的合資公司，專門進(jìn)行工藝開發(fā)，并積極尋求NAND單元縮小的方法，終于成功地首次使用20nm設(shè)計(jì)規(guī)則開發(fā)并制造出高密度多級NAND閃存。IMFT還開發(fā)了一種創(chuàng)新的存儲器結(jié)構(gòu)，并導(dǎo)入了全平面化的浮柵單元設(shè)計(jì)。

　　IMFT常被視為NAND閃存工藝的主導(dǎo)公司，目前它已推出整合高k值/金屬柵（HKMG）堆疊的單元平面化技術(shù)，這種技術(shù)能夠有效地克服由于轉(zhuǎn)向20nm節(jié)點(diǎn)或更先進(jìn)工藝時(shí)導(dǎo)致的諸多實(shí)體和電氣微縮挑戰(zhàn)。

　　為了更進(jìn)一步了解先進(jìn)工藝技術(shù)和創(chuàng)新單元架構(gòu)，UBM TechInsights公司最近對IMFT公司的20nm 64Gbit MLC NAND進(jìn)行了分析。

　　通過在64Gbit MLC NAND閃存生產(chǎn)中導(dǎo)入20nm工藝技術(shù)，IMFT將自己定位為實(shí)現(xiàn)新工藝節(jié)點(diǎn)的主導(dǎo)廠商。由于芯片尺寸只有117mm2，這種NAND元件的面積與IMFT現(xiàn)有的25nm 64Gbit NAND閃存相較減少了近30%。IMFT的64Gbit NAND閃存采用單一的多層金屬柵和三層金屬層制造，并采用48接腳的TSOP無鉛封裝供貨。這種64Gbit的閃存芯片被分成具有單邊焊墊排列的4個(gè)庫，存儲器面積效率為52%，約相當(dāng)于以前芯片面積為162mm2、25nm 64Gbit NAND元件的效率。

　　在傳統(tǒng)的NAND浮柵單元中，控制柵（CG）和多晶硅間電介質(zhì) （IPD）圍繞著浮柵（FG）布置，耦合因子很大程度上依賴于浮柵側(cè)邊，如圖所示。

　　

　　圖一：傳統(tǒng)浮柵NAND（IMFT的25nm NAND閃存）

　　深入探索

　　對于20nm及更先進(jìn)的技術(shù)節(jié)點(diǎn)來說，單元間距已經(jīng)太窄而無法再于浮柵間插入控制柵。因此NAND閃存必須透過消除控制柵－浮柵環(huán)繞結(jié)構(gòu)，以便采用平面單元配置。

　　基于電荷擷取的閃存（CTF）由于采用平面單元結(jié)構(gòu)，一向被認(rèn)為是可行的替代方案。但遺憾的是至今還未能見到成功的NAND生產(chǎn)案例。考慮到所有這些因素，將金屬作為控制柵并結(jié)合在更薄浮柵上堆疊高k值柵間電介質(zhì)（IGD）將成為采用現(xiàn)有浮柵NAND閃存技術(shù)持續(xù)縮小20nm以下節(jié)點(diǎn)NAND閃存的可能解決方案。

　　工藝關(guān)鍵技術(shù)和新閃存單元結(jié)構(gòu)

　　IMFT采用全平面單元架構(gòu)的20nm技術(shù)以及先進(jìn)的關(guān)鍵工藝，已經(jīng)克服了在小型閃存元件中多項(xiàng)傳統(tǒng)浮柵單元架構(gòu)的關(guān)鍵問題：

　　●控制柵（CG）多晶硅填充縮小了相鄰浮柵間的距離

　　●單元到單元干擾

　　●IPD的微縮限制和更小的CG到FG耦合比

　　為了制造20nm NAND單元，在一些重要的微影步驟中必須采用先進(jìn)的單元間距縮小技術(shù)（如雙倍圖案技術(shù)）。為了形成20nm以下節(jié)點(diǎn)設(shè)計(jì)規(guī)則的圖案，也必須建置四倍圖案形成技術(shù)，以克服193nm ArF浸入式雙倍圖案方法的限制。然而，這仍然是一種較不實(shí)際的方法，因?yàn)榻鉀Q這種問題所需的超紫外曝光（EUV）工具對于閃存生產(chǎn)來說仍然過于昂貴。對于這種NAND元件來說，字線和位元線方向尺寸均約為40nm的單一閃存單元占用的實(shí)體單元面積為0.0017 um2。因此這種單元最可能成為NAND生產(chǎn)的最小單元。在這種NAND元件中已經(jīng)實(shí)現(xiàn)了平面浮柵結(jié)構(gòu)，同時(shí)還有多晶硅浮柵、高k IGD堆疊和金屬控制柵。

　　
　
　圖二：平面浮柵NAND（IMFT的20nm NAND閃存）

　　對于新的單元結(jié)構(gòu)來說，氧-氮-氧（ONO）IGD層被高k電介質(zhì)堆疊所取代，從而恢復(fù)平面單元結(jié)構(gòu)中應(yīng)減少的FG到CG耦合比。同時(shí)也可以采用更薄的多晶硅浮柵技術(shù)來降低單元到單元的干擾。基于金屬柵的字線是透過使用硬光罩層蝕刻多個(gè)柵堆疊進(jìn)行定義的。由于單元間距顯著縮小，單元間電容耦合的增加將成為一個(gè)嚴(yán)重的問題，因?yàn)樵黾拥膯卧絾卧蓴_將導(dǎo)致單元性能退化和可靠性問題。為了克服這些問題，單元柵和金屬位元線都采用一種氣隙隔離工藝。氣隙結(jié)構(gòu)據(jù)稱可作為低介電常數(shù)的間隙填充材料。位元線的觸點(diǎn)則形成一種交叉布局，以實(shí)現(xiàn)更好的微影效益，以及具有68條字線的NAND串。

　　就IMFT的20nm MLC NAND閃存來說，新單元架構(gòu)結(jié)合關(guān)鍵整合技術(shù)相當(dāng)具有前景，可望透過更積極的單元微縮，進(jìn)一步擴(kuò)展傳統(tǒng)浮柵閃存的生命周期。然而，隨著浮柵幾何尺寸進(jìn)一步減少，所擷取到的電子將急劇減少，從而可能導(dǎo)致在1x-nm MLC NAND閃存中需控制20個(gè)以下的電子。由于主流行動應(yīng)用中的微縮要求以及可靠性的挑戰(zhàn)更高得多，使得創(chuàng)新元件概念或替代性存儲器解決方案（如IMFT最新NAND閃存元件中使用的方案）已經(jīng)準(zhǔn)備好在不久的將來取代NAND閃存之故。

　　舉例來說，在這種NAND中見到的CTF加上3D配置，即可視為近期現(xiàn)有平面NAND閃存技術(shù)的可替代方案，而各種大量新的存儲器概念正興起中，并競相作為NAND閃存的替代方案。浮柵NAND閃存目前尚未達(dá)到瓶頸，但最終也將達(dá)到微縮極限。讓人十分感興趣的是，IMFT和其它閃存制造商未來在共同克服這些微縮限制時(shí)將有何轉(zhuǎn)變。