優(yōu)勢和特點

• 125 MHz時鐘速率
• 片內(nèi)高性能DAC和高速比較器
• DAC SFDR > 50 dB (40 MHz AOUT)
• 32位頻率調(diào)諧字
• 簡化的控制接口：并行字節(jié)或串行加載格式

• 相位調(diào)制能力
• 3.3 V或5 V單電源供電
• 低功耗：380 mW（125 MHz，5 V）
  155 mW（100 MHz，3.3 V）
• 省電功能
• 超小型28引腳SSOP封裝

產(chǎn)品詳情

AD9850是一款高度集成的器件，采用先進(jìn)的DDS技術(shù)，內(nèi)置一個高速、高性能數(shù)模轉(zhuǎn)換器和比較器，共同構(gòu)成完整的數(shù)字可編程頻率合成器和時鐘發(fā)生器。以精密時鐘源作為基準(zhǔn)時，AD9850能產(chǎn)生頻譜純凈的頻率/相位可編程、模擬輸出正弦波。該正弦波可以直接用作頻率源，或轉(zhuǎn)換為適合捷變時鐘發(fā)生器應(yīng)用的方波。AD9850的創(chuàng)新型高速DDS內(nèi)核提供一個32位頻率調(diào)諧字；對于125 MHz基準(zhǔn)時鐘輸入，輸出調(diào)諧分辨率可以達(dá)到0.0291 Hz。AD9850的電路架構(gòu)允許產(chǎn)生最高達(dá)到基準(zhǔn)時鐘頻率一半（或62.5 MHz）的輸出頻率，而且輸出頻率能以最高每秒2300萬新頻率的速率發(fā)生數(shù)字式改變（異步）。該器件還提供五位數(shù)字控制相位調(diào)制，使其輸出能夠以180°、90°、45°、22.5°、11.25°及其任意組合的增量發(fā)生相移。AD9850還內(nèi)置一個高速比較器，它經(jīng)過配置可以接受DAC的（外部）濾波輸出，以產(chǎn)生低抖動方波輸出，這樣該器件便可用作捷變時鐘發(fā)生器。

頻率調(diào)諧、控制和相位調(diào)制字均以并行字節(jié)或串行加載格式載入AD9850。并行加載格式由一個8位控制字（字節(jié)）的五次迭代加載組成，第一個字節(jié)控制相位調(diào)制、省電使能和加載格式，第二至第五個字節(jié)組成32位頻率調(diào)諧字。串行加載通過單個引腳上的40位串行數(shù)據(jù)流完成。AD9850完整DDS利用先進(jìn)的CMOS技術(shù)提供這一突破性功能與性能，而功耗僅155 mW（+3.3 V電源）。

AD9850采用節(jié)省空間的28引腳SSOP表面貼裝封裝，工作溫度范圍為–40°C至+85°C擴展工業(yè)溫度范圍。

方框圖