優勢和特點

• 高速串行接口 (JESD204)
• 采樣速率：80Msps/65Msps
• 77.7dBFS 噪聲層
• 100dB SFDR
• 在 140MHz 頻率條件下的 SFDR > 90dB (1.5V_P-P 輸入范圍)
• PGA 前端 (2.25V_P-P 或 1.5V_P-P 輸入范圍)
• 700MHz 滿功率帶寬 S/H (采樣及保持)
• 任選的內部高頻顫動
• 單 3.3V 電源
• 功耗：1100mW/990mW
• 時鐘占空比穩定器
• 引腳兼容系列
  
  • 105Msps：LTC2274
  • 80Msps：LTC2273
  • 65Msps：LTC2272
• 40 引腳 6mm x 6mm QFN 封裝

?

產品詳情

LTC^?2273/LTC2272 是 80Msps/65Msps、16 位 A/D 轉換器，具有一個高速串行接口。它們專為對具有一個 700MHz 輸入帶寬的高頻、寬動態范圍信號進行數字化處理而設計。該 ADC 的輸入范圍可以采用 PGA 前端進行優化。根據用于數據轉換器的 JEDEC 串行接口規范 (JESD204) 對輸出數據進行串行化處理。
LTC2273/LTC2272 非常適合于那些希望把敏感的模擬電路與噪聲數字邏輯電路隔離開來的苛刻應用。其 AC 性能包括 77.7dB 噪聲層和 100dB 無寄生動態范圍 (SFDR)。80fs RMS 的超低內部抖動實現了高輸入頻率的欠采樣和卓越的噪聲性能。最大 DC 規格包括在整個溫度范圍內的 ±4.5LSB INL 和 ±1LSB DNL (無漏失碼)。
可以利用一個正弦波、PECL、LVDS、TTL 或 CMOS 輸入對編碼時鐘輸入、ENC⁺ 和ENC^– 進行差分或單端驅動。一個時鐘占空比穩定器在全速和各種時鐘占空比條件下實現了高性能。

?

應用

• 電信
• 接收機
• 蜂窩基站
• 頻譜分析
• 成像系統
• ATE

方框圖