特點
功能和優點
高容量
?60萬至300萬系統閘門
?108至504 kbits的真雙端口SRAM
?最多620個用戶I/O
可重新編程閃存技術
?130 nm，7層金屬（6銅），基于閃存的CMOS
過程
?即時0級支持
?單片解決方案
?斷電時保留編程設計
片上用戶非易失性存儲器
?1 kbit FlashROM，帶同步接口
高性能
?350 MHz系統性能
?3.3 V，66 MHz 64位PCI
系統內編程（ISP）與安全
?ISP使用片上128位高級加密標準
（AES）通過JTAG解密（符合IEEE 1532）
?FlashLock?設計用于保護FPGA內容
低功率
?低功率核心電壓
?支持僅1.5伏系統
?低阻抗閃光開關
高性能路由層次結構
?分段、分層路由和時鐘結構
?超高速本地和長途網絡
?增強型高速超長線路網絡
?高性能、低傾斜全球網絡
?體系結構支持超高利用率
專業I/O
?700 Mbps DDR、支持LVDS的I/O
?1.5 V、1.8 V、2.5 V和3.3 V混合電壓操作
?組可選I/O電壓——每個芯片最多8個組
?單端I/O標準：LVTTL、LVCMOS 3.3 V/
2.5伏/1.8伏/1.5伏、3.3伏PCI/3.3伏PCI-X和LVCMOS
2.5 V/5.0 V輸入
?差分I/O標準：LVPECL、LVDS、B-LVDS和
M-LVDS
?電壓參考I/O標準：GTL+2.5 V/3.3 V，GTL
2.5 V/3.3 V，HSTL I級和II級，SSTL2 I級和Ⅱ級，SSTR3
一級和二級
?輸入、輸出和啟用路徑上的I/O寄存器
?熱插拔和冷插拔I/O
?可編程輸出回轉速率和驅動強度
?可編程輸入延遲
?單端輸入上的施密特觸發器選項
?上拉/下拉較弱
?IEEE 1149.1（JTAG）邊界掃描測試
?ProASIC?3E系列的引腳兼容封裝
時鐘調節電路（CCC）和PLL
?六個CCC塊，每個塊帶有一個集成PLL
?可配置相移、乘法/除法、延遲功能
和外部反饋
?寬輸入頻率范圍（1.5 MHz至350 MHz）
SRAM和FIFOs
?可變縱橫比4608位RAM塊（×1，×2，×4，×9，
和×18個可用組織）
?真正的雙端口SRAM（×18除外）
?具有同步操作的24個SRAM和FIFO配置
高達350 MHz
ProASIC3E FPGA中的ARM?處理器支持
?M1 ProASIC3E設備—提供Cortex-M1軟處理器
帶或不帶調試