雙組 6 通道輸出 1.8V、2.5V 和 3.3V LVDS 緩沖器
| Function | Clock buffer, Differential |
| Additive RMS jitter (Typ) (fs) | 45 |
| Output frequency (Max) (MHz) | 2000 |
| Number of outputs | 12 |
| Output supply voltage (V) | 1.8, 2.5, 3.3 |
| Core supply voltage (V) | 1.8, 2.5, 3.3 |
| Output skew (ps) | 20 |
| Features | Dual 1:6 fanout, Universal inputs, Output enable control |
| Operating temperature range (C) | -40 to 105 |
| Rating | Catalog |
| Output type | LVDS |
| Input type | HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL |
- 高性能 LVDS 時鐘緩沖器系列：高達 2GHz
- 雙路 1:6 差分緩沖器
- 雙路 1:8 差分緩沖器
- 電源電壓：1.71V 至 3.465V
- 低附加抖動：156.25MHz 下小于 12kHz 至 20MHz 范圍內的 60fs RMS 最大值
- 超低相位本底噪聲：-164dBc/Hz（典型值）
- 超低傳播延遲：< 575ps（最大值）
- 輸出延遲：20ps（最大值）
- 高擺幅 LVDS（升壓模式）：500mV VOD（典型值，AMP_SEL 設置為 1 時）
- 使用 EN 引腳啟用/禁用組
- 失效防護輸入操作
- 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平
- LVDS 基準電壓 (VAC_REF) 適用于容性耦合輸入
- 工業溫度范圍：–40°C 至 105°C
- 采用封裝
-
LMK1D2106：6mm × 6mm 40 引腳 VQFN (RHA)
-
LMK1D2108：7mm × 7mm 48 引腳 VQFN (RGZ)
-
LMK1D210x 時鐘緩沖器將兩個時鐘輸入（IN0 和 IN1）分配給 LMK1D2108 中的共 16 對差分 LVDS 時鐘輸出（OUT0 至 OUT15），以及 LMK1D2106 中的共 12 對時鐘輸出（OUT0 至 OUT11），通過超小延遲實現時鐘分配。每個緩沖器塊由一個輸入和最多 6 個 (LMK1D2106) 或 8 個 (LMK1D2108) LVDS 輸出組成。輸入可以為 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 專為驅動 50? 傳輸線路而設計。在單端模式下驅動輸入時，對未使用的負輸入引腳施加適當的偏置電壓（請參閱Figure 8-6）。
使用控制引腳 (EN) 可以啟用或禁用輸出組。如果該引腳保持開路，將啟用兩個組輸出。如果控制引腳切換至邏輯“0”，則兩個組輸出均被禁用（靜態邏輯“0”）。如果控制引腳切換至邏輯“1”，則一個組的輸出被禁用，而另一個組的輸出被啟用。該器件還支持失效防護功能。該器件還整合了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。
該器件可在 1.8V、2.5V 或 3.3V 電源環境下工作，額定溫度范圍是 –40°C 至 105°C（環境溫度）。
