雙組 2 通道輸出 LVDS 1.8V、2.5V 和 3.3V 緩沖器
| Function | Clock buffer, Differential |
| Additive RMS jitter (Typ) (fs) | 50 |
| Output frequency (Max) (MHz) | 2000 |
| Number of outputs | 4 |
| Output supply voltage (V) | 1.8, 2.5, 3.3 |
| Core supply voltage (V) | 1.8, 2.5, 3.3 |
| Output skew (ps) | 20 |
| Features | Dual 1:2 fanout, Universal inputs, Output enable control |
| Operating temperature range (C) | -40 to 105 |
| Rating | Catalog |
| Output type | LVDS |
| Input type | HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL |
- 高性能 LVDS 時鐘緩沖器系列：高達 2GHz
- 雙路 1:2 差分緩沖器
- 雙路 1:4 差分緩沖器
- 電源電壓：1.71V 至 3.465V
- 失效防護輸入操作
- 低附加抖動：156.25MHz 下時最大 RMS 抖動小于 60fs（12kHz 至 20MHz）
-
超低相位本底噪聲：-164dBc/Hz（典型值）
-
-
傳播延遲極低，< 575ps（最大值）
-
輸出偏移：20ps（最大值）
- 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平。
- LVDS 基準電壓，VAC_REF，適用于容性耦合輸入
- 工業溫度范圍：–40°C 至 105°C
- 封裝采用
-
LMK1D2102：3mm x 3mm 16 引腳 VQFN
-
LMK1D2104：5mm x 5mm，28 引腳 VQFN
-
LMK1D210x 時鐘緩沖器將兩個時鐘輸入（IN0 和 IN1）分配給總共多達 8 對差分 LVDS 時鐘輸出（OUT0、OUT7），通過超小偏斜實現時鐘分配每個緩沖器塊由一個輸入和最多 4 個 LVDS 輸出組成。輸入可以為 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 專為驅動 50? 傳輸線路而設計。在以單端模式驅動輸入的情況下，必須將Figure 8-6 中所示的適當偏置電壓施加到未使用的負輸入引腳。
使用控制引腳 (EN) 可以啟用或禁用輸出組。如果此引腳保持開路，則包含所有輸出的兩個緩沖器將被啟用，如果切換到邏輯“0”，則兩個組以及所有輸出將被禁用（靜態邏輯“0”），如果切換到邏輯“1”，則一個組及其輸出將被禁用，而另一個組及其輸出將被啟用。該器件支持失效防護功能。該器件還整合了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。
該器件可在 1.8V、2.5V 或 3.3V 電源環境下工作，溫度范圍是 –40°C 至 105°C（環境溫度）。下表中顯示了 LMK1D210x 封裝類型：
