具有集成式 2.5GHz 體聲波 VCO、16 路輸出、三個 DPLL 和 APLL 的網(wǎng)絡(luò)同步器
| Function | Clock network synchronizer |
| Number of outputs | 16 |
| RMS jitter (fs) | 47 |
| Output frequency (Min) (MHz) | 1.00E-06 |
| Output frequency (Max) (MHz) | 3000 |
| Input type | LVCMOS, LVDS, LVPECL, HCSL, XTAL |
| Output type | LVDS, CML, LVPECL, LVCMOS |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | JESD204B |
| Operating temperature range (C) | -40 to 85 |
- 基于 BAW VCO 的超低抖動以太網(wǎng)時鐘
- 頻率為 312.5MHz 時 RMS 抖動典型值為 42fs/最大值為 60fs
- 頻率為 156.25MHz 時 RMS 抖動典型值為 47fs/最大值為 65fs
-
3 個高性能數(shù)字鎖相環(huán) (DPLL) 與模擬鎖相環(huán) (APLL) 配對
- 可編程 DPLL 環(huán)路帶寬范圍為 1mHz 至 4kHz
- DCO 頻率調(diào)節(jié)步長 < 1ppt
- 2 個差分或單端 DPLL 輸入
- 1Hz (1PPS) 至 800MHz 輸入頻率
- 數(shù)字保持和無中斷切換
- 16 個采用可編程 HSDS/LVPECL、LVDS 和 HSCL 輸出格式的差分輸出
- 當配置 6 個 LVCMOS 頻率輸出時，最多總共 20 個頻率輸出
- 支持可編程擺幅和共模的 1Hz (1PPS) 至 1250MHz 輸出頻率
- 符合 PCIe 第 1 代到第 6 代標準
- I2C 或 3 線/4 線 SPI 接口
LMK5B33216 是一款高性能網(wǎng)絡(luò)同步器和抖動清除器，具有小于 5ns 的計時精度（D 類），旨在滿足基于以太網(wǎng)的網(wǎng)絡(luò)應(yīng)用的嚴格要求。
該網(wǎng)絡(luò)同步器集成了三個 DPLL，可通過可編程環(huán)路帶寬提供無中斷切換和抖動衰減功能，無需外部環(huán)路濾波器，更大限度地提升了靈活性和易用性。每個 DPLL 相位將配對的 APLL 鎖定到基準輸入。
APLL3 具有采用 TI 專有體聲波 (BAW) 技術(shù)的超高性能 PLL，可在 312.5MHz 頻率下生成具有 42fs（典型值）/60fs（最大值）RMS 抖動的輸出時鐘，而不受 DPLL 基準輸入的頻率和抖動特性的影響。APLL2 和 APLL1 提供用于第二或第三頻率域和/或同步域的選項。
基準驗證電路可監(jiān)控 DPLL 參考時鐘，并在檢測到切換事件時在時鐘間執(zhí)行無中斷切換。可以啟用零延遲和相位構(gòu)建，控制從輸入到輸出的相位關(guān)系。
該器件可通過 I2C 或 SPI 接口進行全面編程。板載 EEPROM 可用于自定義系統(tǒng)啟動時鐘。該器件還具有出廠默認的 ROM 配置文件作為備用選項。
