具有 JESD204C 接口的四通道 9 位 1.3GSPS 模數(shù)轉(zhuǎn)換器 (ADC)
| Sample rate (Max) (MSPS) | 1300 |
| Resolution (Bits) | 9 |
| Number of input channels | 4 |
| Interface type | JESD204B, JESD204C |
| Analog input BW (MHz) | 6000 |
| Features | Ultra High Speed |
| Rating | Catalog |
| Input range (Vp-p) | 0.8 |
| Power consumption (Typ) (mW) | 1800 |
| Architecture | Folding Interpolating |
| SNR (dB) | 53.5 |
| ENOB (Bits) | 8.5 |
| SFDR (dB) | 64 |
| Operating temperature range (C) | -40 to 85 |
| Input buffer | Yes |
- ADC 內(nèi)核：
- 分辨率：9 位
- 最大采樣率：1.3GSPS
- 非交錯(cuò)式架構(gòu)
- 內(nèi)部抖動(dòng)可減少高次諧波
- 性能規(guī)格 (–1dBFS)：
- SNR (100MHz)：53.5dBFS
- ENOB (100MHz)：8.5 位
- SFDR (100MHz)：64dBc
- 本底噪聲 (–20dBFS)：-143dBFS
- 滿量程輸入電壓：800mVPP-DIFF
- 全功率輸入帶寬：6GHz
- JESD204C 串行數(shù)據(jù)接口：
- 總共支持 2 至 8 個(gè)（四通道/雙通道）或 1 至 4 個(gè)（單通道）串行器/解串器通道
- 最大波特率：17.16Gbps
- 64B/66B 和 8B/10B 編碼模式
- 子類 1 支持確定性延遲
- 與 JESD204B 接收器兼容
- 可選的內(nèi)部采樣時(shí)鐘生成
- 內(nèi)部 PLL 和 VCO (7.2–8.2GHz)
- SYSREF 窗口可簡(jiǎn)化同步
- 四個(gè)時(shí)鐘輸出可簡(jiǎn)化系統(tǒng)時(shí)鐘
- FPGA 或相鄰 ADC 的參考時(shí)鐘
- 串行器/解串器收發(fā)器的參考時(shí)鐘
- 脈沖系統(tǒng)的時(shí)間戳輸入和輸出
- 功耗 (1GSPS)：
- 四通道：每通道 450mW
- 雙通道：每通道 625mW
- 單通道：940mW
- 電源：1.1V/1.9V
ADC09xJ1300 是一系列 9 位、1.3GSPS 四通道/雙通道/單通道模數(shù)轉(zhuǎn)換器 (ADC)，具有低功耗、高采樣率和 9 位分辨率，非常適合用于各種多通道通信和測(cè)試系統(tǒng)。
6GHz 的全功率輸入帶寬 (-3dB) 還支持 L 頻帶和 S 頻帶的直接射頻采樣。
