Sitara 處理器；Arm Cortex-A9、支持 10 余種以太網(wǎng)協(xié)議、編碼器協(xié)議
| Arm CPU | 1 Arm Cortex-A9 |
| Arm MHz (Max.) | 300 |
| Co-processor(s) | PRU-ICSS |
| CPU | 32-bit |
| Protocols | EtherCAT, Ethernet, EtherNet/IP, Profinet, Sercos, Profibus |
| Ethernet MAC | 2-Port 10/100 PRU EMAC |
| Hardware accelerators | PRU-ICSS, Security Accelerator |
| Features | Networking |
| Security | Cryptography |
| Rating | Catalog |
| Power supply solution | TPS65216, TPS650250 |
| Operating temperature range (C) | -40 to 105 |
- 亮點(diǎn)
- Sitara? ARM? Cortex?-A9 32 位 RISC 處理器，處理速度高達(dá) 300MHz
- NEON?單指令多數(shù)據(jù)流 (SIMD) 協(xié)處理器和矢量浮點(diǎn) (VFPv3) 協(xié)處理器
- 32KB L1 指令緩存和數(shù)據(jù)緩存
- 256KB L2 緩存或 L3 RAM
- 32 位 LPDDR2、DDR3 和 DDR3L 支持
- 通用存儲器支持（NAND、NOR、SRAM），支持高達(dá) 16 位的 ECC
- 實(shí)時時鐘 (RTC)
- 多達(dá)兩個帶集成 PHY 的 USB 2.0 高速雙角色（主機(jī)或設(shè)備）端口
- 10、100 和 1000 以太網(wǎng)交換機(jī)可支持最多兩個端口（器件上只有 1 個輸入端口具有引腳輸出）
- 串行接口：
- 六個 UART、兩個 McASP、五個 McSPI、三個 I2C 端口、一個 QSPI 和一個 HDQ 或 1-Wire
- 安全性
- 加密硬件加速器（AES、SHA、RNG、DES 和 3DES）
- 兩個 12 位逐次逼近寄存器 (SAR) ADC
- 多達(dá)三個 32 位增強(qiáng)型捕捉 (eCAP) 模塊
- 多達(dá)三個增強(qiáng)型正交編碼器脈沖 (eQEP) 模塊
- 多達(dá)六個增強(qiáng)型高分辨率 PWM (eHRPWM) 模塊
- Sitara? ARM? Cortex?-A9 32 位 RISC 處理器，處理速度高達(dá) 300MHz
- MPU 子系統(tǒng)
- 具有高達(dá) 300MHz 處理速度的 ARM Cortex-A9 32 位 RISC 微處理器
- 32KB L1 指令緩存和數(shù)據(jù)緩存
- 256KB L2 緩存(也可配置為 L3 RAM）
- 256KB 片上引導(dǎo) ROM
- 64KB 片上 RAM
- 仿真和調(diào)試
- JTAG
- 嵌入式跟蹤緩沖器
- 中斷控制器
- 片上存儲器（共享 L3 RAM）
- 256KB 通用片上存儲器控制器 (OCMC) 隨機(jī)存取存儲器 (RAM)
- 可訪問所有主機(jī)
- 支持保持以實(shí)現(xiàn)快速喚醒
- 多達(dá) 512KB 內(nèi)部 RAM 總量
（256KB ARM 存儲器配置為 L3 RAM + 256KB OCMC RAM）
- 外部存儲器接口 (EMIF)
- DDR 控制器：
- LPDDR2：266MHz·時鐘（LPDDR2-533 數(shù)據(jù)速率）
- DDR3 和 DDR3L：400MHz 時鐘（DDR-800 數(shù)據(jù)速率）
- 32 位數(shù)據(jù)總線
- 2GB 全部可尋址空間
- 支持一個 x32、兩個 x16 或四個 x8 存儲器器件配置
- DDR 控制器：
- 通用存儲器控制器 (GPMC)
- 靈活的 8 位和 16 位異步存儲器接口，具有多達(dá)七個片選（NAND、NOR、Muxed-NOR 和 SRAM）
- 使用 BCH 代碼，支持 4 位、8 位或 16 位 ECC
- 使用海明碼來支持 1 位 ECC
- 錯誤定位器模塊 (ELM)
- 與 GPMC 配合使用，以找到來自伴隨多項(xiàng)式的數(shù)據(jù)錯誤（在使用 BCH 算法時生成）的地址
- 根據(jù) BCH 算法，支持 4 位、8 位和 16 位每 512 字節(jié)塊錯誤定位
- 可編程實(shí)時單元子系統(tǒng)和工業(yè)通信子系統(tǒng) (PRU-ICSS)
- 支持的協(xié)議如 EtherCAT?， PROFIBUS?, PROFINET?和 EtherNet/IP?、EnDat 2.2 等
- 兩個可編程實(shí)時單元 (PRU) 子系統(tǒng)，每個子系統(tǒng)有兩個 PRU 內(nèi)核
- 每個內(nèi)核都是一個能以 200MHz 運(yùn)行的 32 位加載和存儲 RISC 處理器
- 具有單錯檢測（奇偶校驗(yàn)）功能的 12KB (PRU-ICSS1)、4KB (PRU-ICSS0) 指令 RAM
- 具有單錯檢測（奇偶校驗(yàn)）功能的 8KB (PRU-ICSS1)、4KB (PRU-ICSS0) 數(shù)據(jù) RAM
- 具有 64 位累加器的單周期 32 位乘法器
- 增強(qiáng)型 GPIO 模塊對外部信號提供移入和移出支持以及并行鎖斷
- 具有單錯檢測（奇偶校驗(yàn)）功能的 12KB（僅限 PRU-ICSS1）共享 RAM
- 三個 120 字節(jié)寄存器組，可被每個 PRU 訪問
- 用于處理系統(tǒng)輸入事件的中斷控制器模塊 (INTC)
- 用于將內(nèi)部和外部主機(jī)連接到 PRU-ICSS 內(nèi)部資源的本地互連總線
- PRU-ICSS 內(nèi)的外設(shè)
- 一個帶有流控制引腳的通用異步收發(fā)器 (UART) 端口，支持高達(dá) 12Mbps 的數(shù)據(jù)速率
- 一個 eCAP 模塊
- 2 個支持工業(yè)用以太網(wǎng)的 MII 以太網(wǎng)端口，例如EtherCAT
- 1 個 MDIO 端口
- 兩種 PRU-ICSS 子系統(tǒng)支持工業(yè)通信
- 電源、復(fù)位和時鐘管理 (PRCM) 模塊
- 控制深度休眠模式的進(jìn)入和退出
- 負(fù)責(zé)休眠排序、電源域關(guān)閉排序、喚醒排序和電源域打開排序
- 時鐘
- 集成高頻率振蕩器，用于為各種系統(tǒng)和外設(shè)時鐘生成參考時鐘（19.2、24、25 和 26MHz）
- 支持子系統(tǒng)和外設(shè)的單獨(dú)時鐘使能和禁用控制，幫助降低功耗
- 五個用于生成系統(tǒng)時鐘（MPU 子系統(tǒng)、DDR 接口、USB 和外設(shè) [MMC 和 SD、UART、SPI、I2C]、L3、L4 和以太網(wǎng)）的 ADPLL
- 電源
- 兩個不可切換電源域（RTC 和喚醒邏輯 [WAKE-UP]）
- 兩個可切換電源域（MPU 子系統(tǒng)、外設(shè)和基礎(chǔ)設(shè)施 [PER]）
- 動態(tài)電壓頻率縮放 (DVFS)
- 實(shí)時時鐘 (RTC)
- 實(shí)時日期（年、月、日和星期幾）和時間（小時、分鐘和秒）信息
- 內(nèi)部 32.768kHz 振蕩器、RTC 邏輯和 1.1V 內(nèi)部 LDO
- 獨(dú)立上電復(fù)位 (RTC_PWRONRSTn) 輸入
- 外部喚醒事件專用輸入引腳 (RTC_WAKEUP)
- 可編程警報可生成用于喚醒的 PRCM 內(nèi)部中斷或用于事件通知的 Cortex-A9 內(nèi)部中斷
- 可編程警報可與外部輸出 (RTC_PMIC_EN) 配合使用，以啟用電源管理 IC，從而恢復(fù)非 RTC 電源域
- 外設(shè)
- 多達(dá)兩個帶集成 PHY 的 USB 2.0 高速雙角色（主機(jī)或設(shè)備）端口
- 多達(dá)兩個工業(yè)千兆位以太網(wǎng) MAC
（10、100 和 1000Mbps）- 集成開關(guān)
- MAC 支持 MII、RMII、RGMII 和 MDIO 接口
- 以太網(wǎng) MAC 和交換機(jī)可獨(dú)立于其它功能運(yùn)行
- IEEE 1588v2 精密時間協(xié)議 (PTP)
- 多達(dá)兩個 CAN 端口
- 支持 CAN 版本 2 部分 A 和 B
- 多達(dá)兩個多通道音頻串行端口 (McASP)
- 高達(dá) 50MHz 的發(fā)送和接收時鐘
- 每個 McASP 端口具有多達(dá)四個串行數(shù)據(jù)引腳并具有獨(dú)立的 TX 和 RX 時鐘
- 支持時分多路復(fù)用 (TDM)、內(nèi)部 IC 聲音 (I2S) 和類似格式
- 支持?jǐn)?shù)字音頻接口傳輸（SPDIF、IEC60958-1 和 AES-3 格式）
- 用于發(fā)送和接收的 FIFO 緩沖器（256 字節(jié)）
- 最多 6 個 UART
- 所有 UART 支持 IrDA 和 CIR 模式
- 所有 UART 支持 RTS 和 CTS 流量控制
- UART1 支持完整的調(diào)制解調(diào)器控制
- 多達(dá)五個主 McSPI 和從 McSPI
- McSPI0–McSPI2 支持多達(dá)四個片選
- McSPI3 和 McSPI4 支持多達(dá)兩個片選
- 高達(dá) 48MHz
- 一個四通道 SPI
- 支持串行 NOR FLASH 就地執(zhí)行 (XIP)
- 一個 Dallas 單線?和 HDQ 串行接口
- 多達(dá)三個 MMC、SD 和 SDIO 端口
- 1 位、4 位和 8 位 MMC、SD 和 SDIO 模式
- 所有端口均為 1.8V 或 3.3V 操作
- 高達(dá) 48MHz 的時鐘
- 支持卡檢測和寫保護(hù)
- 符合 MMC4.3 以及 SD 和 SDIO 2.0 規(guī)范
- 多達(dá)三個 I2C 主從接口
- 標(biāo)準(zhǔn)模式（高達(dá) 100kHz）
- 快速模式（高達(dá) 400kHz）
- 多達(dá)六組通用 I/O (GPIO)
- 每組 32 個 GPIO（與其他功能引腳進(jìn)行多路復(fù)用）
- GPIO 可用作中斷輸入（每組多達(dá)兩個中斷輸入）
- 多達(dá) 3 個外部 DMA 事件輸入，此輸入也可被用作中斷輸入
- 十二個 32 位通用定時器
- DMTIMER1 是用于操作系統(tǒng) (OS) 節(jié)拍的 1ms 定時器
- DMTIMER4–DMTIMER7 為引腳輸出
- 一個公共看門狗定時器
- 一個自由運(yùn)行的 32kHz 高分辨率計(jì)數(shù)器 (synctimer32K)
- 兩個 12 位 SAR ADC（ADC0、ADC1）
- 每秒 867K 次采樣
- 可從 8:1 模擬開關(guān)復(fù)用的八個模擬輸入中任意選擇輸入
- 多達(dá)三個 32 位 eCAP 模塊
- 可配置為三個捕捉輸入或者三個備用 PWM 輸出
- 多達(dá)六個增強(qiáng)型 eHRPWM 模塊
- 具有時間和頻率控制功能的 16 位專用時基計(jì)數(shù)器
- 可配置為 6 個單端，6 個雙邊對稱，或者 3個雙邊不對稱輸出
- 多達(dá)三個 32 位 eQEP 模塊
- 器件標(biāo)識
- 廠家可編程電子熔絲組 (FuseFarm)
- 生產(chǎn) ID
- 器件部件號（唯一的 JTAG ID）
- 設(shè)備版本（可由主機(jī) ARM 讀取）
- 廠家可編程電子熔絲組 (FuseFarm)
- 調(diào)試接口支持
- 用于 ARM（Cortex-A9 和 PRCM）和 PRU-ICSS 調(diào)試的 JTAG 和 cJTAG
- 支持實(shí)時跟蹤引腳（對于 Cortex-A9）
- 64KB 嵌入式跟蹤緩沖器 (ETB)
- 支持器件邊界掃描
- 支持 IEEE1500
- DMA
- 片上增強(qiáng)型 DMA 控制器 (EDMA) 搭載三個第三方傳送控制器 (TPTC) 和一個第三方通道控制器 (TPCC)，支持多達(dá) 64 個可編程邏輯通道和 8 個 QDMA 通道
- EDMA 用于：
- 向/從片上存儲器傳送
- 向/從外部存儲器（EMIF、GPMC 和從外設(shè)）傳送
- 處理器間通信 (IPC)
- 集成了基于硬件的 IPC 郵箱，以及用于 Cortex-A9、PRCM 和 PRU-ICSS 之間進(jìn)程同步的 Spinlock
- 啟動模式
- 通過鎖存在 PWRONRSTn 復(fù)位輸入引腳上升沿的啟動配置引腳來選擇啟動模式
- 封裝
- 491 引腳 BGA 封裝 (17 × 17mm)（后綴為 ZDN），0.65mm 焊球間距，采用過孔通道陣列技術(shù)實(shí)現(xiàn)低成本布線
TI AMIC120 高性能處理器基于 ARM Cortex-A9 內(nèi)核。
這些處理器通過協(xié)處理器得到增強(qiáng)，該協(xié)處理器可進(jìn)行確定性實(shí)時處理（包括 EtherCAT、PROFIBUS、EnDat 等工業(yè)通信協(xié)議）。該器件支持高級操作系統(tǒng) (HLOS)。 基于 Linux 的?可從 TI 免費(fèi)獲取。其它 HLOS 可從 TI 的設(shè)計(jì)網(wǎng)絡(luò)和生態(tài)系統(tǒng)合作伙伴處獲取。
這些器件支持對采用較低性能 ARM 內(nèi)核的系統(tǒng)升級，并提供更新外設(shè)，包括 QSPI-NOR 和 LPDDR2 等存儲器選項(xiàng)。
這些處理器包含功能方框圖中顯示的子系統(tǒng)，并且后跟相應(yīng)的 “說明”中添加了更多信息 說明。
可編程實(shí)時單元子系統(tǒng)和工業(yè)通信子系統(tǒng) (PRU-ICSS) 與 ARM 內(nèi)核分離，允許單獨(dú)操作和計(jì)時，以實(shí)現(xiàn)更高的效率和靈活性。PRU-ICSS 支持更多外設(shè)接口和 EtherCAT、PROFINET、EtherNet/IP、PROFIBUS、Ethernet Powerlink、Sercos、EnDat 等實(shí)時協(xié)議。PRU-ICSS 可并行支持 EnDat 和另一個工業(yè)通信協(xié)議。此外，憑借 PRU-ICSS 的可編程特性及其對引腳、事件和所有片上系統(tǒng) (SoC) 資源的訪問權(quán)限，該子系統(tǒng)可以靈活地實(shí)現(xiàn)快速實(shí)時響應(yīng)、專用數(shù)據(jù)處理操作以及定制外設(shè)接口，并靈活地減輕 SoC 其他處理器內(nèi)核的任務(wù)負(fù)載。
高性能互連為多個初啟程序提供到內(nèi)部和外部存儲器控制器以及到片上外設(shè)的高帶寬數(shù)據(jù)傳送。該器件還提供全面的時鐘管理機(jī)制。
一個片上模數(shù)轉(zhuǎn)換器 (ADC1) 可以與脈寬模塊相結(jié)合，以創(chuàng)建閉環(huán)電機(jī)控制解決方案。
實(shí) RTC 提供獨(dú)立電源域的時鐘基準(zhǔn)。該時鐘基準(zhǔn)實(shí)現(xiàn)了電池供電的時鐘基準(zhǔn)。
每個 AMIC120 器件都具有加密加速功能。
