AD9524提供低功耗、多路輸出時鐘分配功能，具有低抖動性能，還配有片內集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)。片內VCO的調諧頻率范圍為3.6 GHz至4.0 GHz。

AD9524旨在滿足長期演進(LTE)和多載波GSM基站設計的時鐘要求。它依靠外部VCXO清除參考抖動，以滿足嚴格的低相位噪聲要求，從而獲得可接受的數(shù)據(jù)轉換器信噪比(SNR)性能。

輸入接收器、振蕩器和零延遲接收器支持單端和差分兩種操作。當連接到恢復的系統(tǒng)參考時鐘和VCXO時，器件產生1 MHz至1 GHz范圍內的6路低噪聲輸出，以及一路來自PLL1的專用緩沖輸出。一路時鐘輸出相對于另一路時鐘輸出的頻率和相位可通過分頻器相位選擇功能改變，該功能用作無抖動的時序粗調，其調整增量相當于VCO輸出信號的周期。

通過串行接口可以對封裝內EEPROM進行編程，以便存儲用于上電和芯片復位的用戶定義寄存器設置。

應用

• LTE和多載波GSM基站
• 無線和寬帶基礎設施
• 醫(yī)療儀器
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 低抖動、低相位噪聲時鐘分配
• SONET、10Ge、10G FC和其它10 Gbps協(xié)議的時鐘產生和轉換
• 前向糾錯(G.710)
• 高性能無線收發(fā)器
• 自動測試設備(ATE)和高性能儀器儀表

• 輸出頻率：<1 MHz至1 GHz
• 啟動頻率精度：<±100 ppm（由VCXO參考精度決定）
• 零延遲操作
  輸入至輸出邊沿時序：<±150 ps
• 6路輸出：可配置為LVPECL、LVDS、HSTL和LVCMOS
• 6個具有零抖動可調延遲的專用輸出分頻器
• 可調延遲：63個分辨率步進，步長等于VCO輸出分頻器的?周期
• 輸出間偏斜：<±50 ps
• 針對奇數(shù)分頻器設置提供占空比校正
• 上電時所有輸出自動同步
• 非易失性EEPROM存儲配置設置

ADF4377NEW

AD9546

LTC6952

AD9542

AD9543

AD9544

AD9545

AD9576

AD9530

LTC6951

LTC6951-1

AD9531

HMC7044

AD9528

AD9574

AD9578

MAX31180

AD9525

AD9577

AD9523-1

AD9550

AD9523

AD9524

AD9553