ADP5024在一個24引腳4 mm × 4 mm小型LFCSP封裝中集成了兩個高性能降壓調(diào)節(jié)器和一個低壓差調(diào)節(jié)器(LDO)，可滿足嚴苛的性能和電路板空間要求。
降壓調(diào)節(jié)器的高開關(guān)頻率支持小型多層外部器件，并使電路板空間降至較小。當MODE引腳設(shè)置為高電平時，降壓調(diào)節(jié)器以強制PWM模式工作。當MODE引腳設(shè)置為低電平時，如果負載電流高于預(yù)定義閾值，則降壓調(diào)節(jié)器以PWM模式工作；當負載電流降至預(yù)定義閾值以下時，調(diào)節(jié)器以省電模式(PSM)工作，以便改善輕負載效率。
為降低輸入電容要求，兩個降壓器以錯相工作。LDO的低靜態(tài)電流、低壓差和寬輸入電壓范圍可延長便攜式設(shè)備的電池使用時間。在頻率高達10 kHz時，ADP5024 LDO能保持60 dB以上的電源抑制性能，而所需的電壓裕量則很低。
ADP5024中的調(diào)節(jié)器通過專用使能引腳激活。可調(diào)版本的默認輸出電壓可以在外部設(shè)置，固定電壓版本的默認輸出電壓則可在工廠編程設(shè)置；預(yù)設(shè)值范圍廣泛。
應(yīng)用
- 適用于處理器、ASIC、FPGA和RF芯片組的電源
- 便攜式儀器儀表和醫(yī)療設(shè)備
- 空間受限器件
- 主要輸入電壓范圍：2.3 V至5.5 V
- 兩個1200 mA降壓調(diào)節(jié)器和一個300 mA LDO
- 24引腳4 mm × 4 mm LFCSP封裝
- 調(diào)節(jié)器精度： ±1.8%
- 工廠編程設(shè)置或外部可調(diào)的VOUTx
- 3 MHz降壓工作，支持強制PWM模式和自動PWM/PSM模式
- BUCK1/BUCK2：輸出電壓范圍0.8 V至3.8 V
- LDO：輸出電壓范圍0.8 V至4.75 V
- LDO：低輸入電源電壓范圍1.7 V至5.5 V
- LDO：高PSRR、低輸出噪聲
ADP5040
ADP5041
LT8582
ADP5023
ADP5024
ADP5037
ADP5033
ADP5034
LT3507A
MAX16928
MAX16929
ADP5043
LT3645
ADP5042
LT3694
LTC3589
LTC3589-1
LTC3589-2
LTC3675
LTC3521
MAX8660B
LT3582
MAX8904
