ADF4378BCCZ是一款高性能、超低抖動(dòng)、整數(shù)N 具有集成電壓控制的相控陣鎖相環(huán)（PLL） 理想情況下，振蕩器（VCO）和系統(tǒng)參考（SYSREF）重定時(shí)器 適用于數(shù)據(jù)轉(zhuǎn)換器和混合信號(hào)前端（MxFE）時(shí)鐘 應(yīng)用。高性能PLL具有?239 dBc/Hz：歸一化 帶內(nèi)相位噪聲本底，超低1/f噪聲，高 可實(shí)現(xiàn)超低的相位/頻率檢測(cè)器（PFD）頻率 帶內(nèi)噪聲和集成抖動(dòng)。基本VCO和 ADF4378的輸出分頻器產(chǎn)生800 MHz以下的頻率 至12.8 GHz。ADF4378集成了所有必要的電源 旁路電容器，可節(jié)省緊湊電路板上的電路板空間。
對(duì)于多數(shù)據(jù)轉(zhuǎn)換器和MxFE時(shí)鐘應(yīng)用， ADF4378簡(jiǎn)化了所需的時(shí)鐘校準(zhǔn)和校準(zhǔn)程序 與其他時(shí)鐘解決方案通過實(shí)施自動(dòng) 引用輸出同步功能，匹配的引用 跨過程、電壓和溫度特性輸出延遲， 小于±0.1 ps，無(wú)抖動(dòng)參考輸出延遲 調(diào)整能力功能。
通用脈沖重定時(shí)器功能允許可預(yù)測(cè)的 以及SYSREF的精確多芯片時(shí)鐘和脈沖對(duì)齊， SYNC和多芯片同步（MCS）架構(gòu)。 JESD204B和JESD204C子類1解決方案由 將ADF4378與分布的集成電路（IC）配對(duì) 參考和SYSREF信號(hào)對(duì)。脈沖重定時(shí)器功能 通過允許廣泛分布來(lái)簡(jiǎn)化系統(tǒng)設(shè)計(jì) SYSREF只滿足較慢的參考頻率時(shí)序vs. 更嚴(yán)格的輸出時(shí)鐘時(shí)序。串行外設(shè) 接口（SPI）可選電流模式邏輯（CML）/低壓 正/偽發(fā)射極耦合邏輯（LVPECL）或低壓差分 信令（LVDS）SYSREF輸入和LVDS SYSREF輸出 允許CML到LVDS信號(hào)轉(zhuǎn)換，從而簡(jiǎn)化時(shí)鐘 和各種轉(zhuǎn)換器的SYSREF對(duì)齊。脈沖重定時(shí)器 功能也可與收發(fā)器MCS信號(hào)和SYNC一起使用 其他IC的信號(hào)。
應(yīng)用程序
高性能數(shù)據(jù)轉(zhuǎn)換器和MxFE時(shí)鐘
無(wú)線基礎(chǔ)設(shè)施（MC-GSM、5G）
測(cè)試與測(cè)量
具有集成數(shù)據(jù)轉(zhuǎn)換器的FPGA
ADF4378BCCZ 的特點(diǎn)
- 輸出頻率范圍：800 MHz至12.8 GHz
- 抖動(dòng)=18 fsRMS（集成BW：100 Hz至100 MHz）
- 抖動(dòng)=27 fsRMS（ADC SNR方法）
- 寬帶噪聲地板：-160 dBc/Hz@12 GHz
- PLL規(guī)格：
- -239 dBc/Hz：標(biāo)準(zhǔn)化帶內(nèi)相位噪聲地板
- -147 dBc/Hz：標(biāo)準(zhǔn)化帶內(nèi)1/f噪聲
- 相位檢測(cè)器頻率高達(dá)500 MHz
- 參考輸入頻率高達(dá)1 GHz
- 典型的-100 dBc PFD馬刺
- 參考輸出延遲規(guī)格：
- 零件對(duì)零件標(biāo)準(zhǔn)偏差：3 ps
- 溫度漂移：0.03 ps/℃
- 調(diào)整步長(zhǎng)：<+/-0.1 ps
- 多芯片輸出相位校準(zhǔn)
- 重定時(shí)LVDS SYSREF輸出
- 3.3 V和5 V電源
- 7毫米x 7毫米48引線LGA
