AD6643BCPZRL7-200 特性
- 每個(gè)通道11位、250 MSPS輸出數(shù)據(jù)速率
- NSR使能時(shí)的性能
- NR：74.5 dBFS（55 MHz頻段、最高90 MHz、250 MSPS）
- SNR：72.0 dBFS（82 MHz頻段、最高90 MHz、250 MSPS）
- NSR禁用時(shí)的性能
- SNR：66.2 dBFS（最高90 MHz、250 MSPS）
- SFDR：85 dBc（最高185 MHz、250 MSPS）
- 總功耗：706 mW (200 MSPS)
- 1.8 V電源電壓
- LVDS（ANSI-644電平）輸出
- 1至8整數(shù)輸入時(shí)鐘分頻器（最大輸入頻率625 MHz）
- ADC內(nèi)部基準(zhǔn)電壓源
- 靈活的模擬輸入范圍
- 1.4 V p-p至2.0 V p-p（標(biāo)稱值1.75 V p-p）
- 差分模擬輸入、400 MHz帶寬
- 95 dB通道隔離/串?dāng)_
- 串行端口控制
- 節(jié)能的關(guān)斷模式
AD6643BCPZRL7-200是一款11位、200 MSPS/250 MSPS、雙通道中頻(IF)接收機(jī)，專門針對(duì)要求高動(dòng)態(tài)范圍性能、低功耗和小尺寸的電信應(yīng)用中支持多通道系統(tǒng)而設(shè)計(jì)。
該器件包括兩個(gè)高性能模數(shù)轉(zhuǎn)換器(ADC)和噪聲整形再量化器(NSR)數(shù)字模塊。每個(gè)ADC由多級(jí)、差分流水線架構(gòu)組成，并集成了輸出糾錯(cuò)邏輯，每個(gè)ADC差分流水線的第一級(jí)包含一個(gè)寬帶寬開關(guān)電容采樣網(wǎng)絡(luò)。集成基準(zhǔn)電壓源可簡(jiǎn)化設(shè)計(jì)考量。占空比穩(wěn)定器(DCS)補(bǔ)償ADC時(shí)鐘占空比的波動(dòng)，使轉(zhuǎn)換器保持出色的性能。
各ADC的輸出內(nèi)部連接到NSR模塊。集成NSR電路能夠提高奈奎斯特帶寬內(nèi)較小頻段的信噪比(SNR)性能。該器件支持兩種不同的輸出模式，通過SPI可以選擇輸出模式。如果使能NSR特性，則在處理ADC的輸出時(shí)，AD6643可以在有限的部分奈奎斯特帶寬內(nèi)實(shí)現(xiàn)更高的SNR性能，同時(shí)保持11位輸出分辨率。
可以對(duì)NSR模塊進(jìn)行編程，以提供采樣時(shí)鐘22%或33%的帶寬。例如，當(dāng)采樣時(shí)鐘速率為185 MSPS時(shí)，在22%模式下，AD6643可以在40 MHz帶寬內(nèi)實(shí)現(xiàn)最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz帶寬內(nèi)實(shí)現(xiàn)最高73.7 dBFS的SNR。
禁用NSR模塊時(shí)，ADC數(shù)據(jù)直接以11位的分辨率提供給輸出端。這種工作模式下，AD6643能夠在整個(gè)奈奎斯特帶寬內(nèi)實(shí)現(xiàn)最高66.5 dBFS的SNR。因此，AD6643可以用于電信應(yīng)用，例如要求更寬帶寬的數(shù)字預(yù)失真觀測(cè)路徑。
經(jīng)過數(shù)字信號(hào)處理后，多路復(fù)用輸出數(shù)據(jù)路由至一個(gè)11位輸出端口，最大數(shù)據(jù)速率為400 Mbps (DDR)。這些輸出設(shè)置為L(zhǎng)VDS，支持ANSI-644電平。
AD6643接收器能夠?qū)軐挼闹蓄l頻譜進(jìn)行數(shù)字化處理。各接收機(jī)設(shè)計(jì)用于同步接收不同的天線。該IF采樣架構(gòu)與傳統(tǒng)的模擬技術(shù)或較低集成度的數(shù)字方法相比，能大幅度降低元件的成本和復(fù)雜度。
靈活的掉電選項(xiàng)可以明顯降低功耗。器件設(shè)置與控制的編程利用三線式SPI兼容型串行接口來完成；該接口提供多種工作模式，支持電路板級(jí)系統(tǒng)測(cè)試。
AD6643采用64引腳無鉛9 mm × 9 mm引腳架構(gòu)芯片級(jí)封裝(LFCSP_VQ)，符合RoHS標(biāo)準(zhǔn)，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。該產(chǎn)品受美國(guó)專利保護(hù)。
AD6643BCPZRL7-200 產(chǎn)品聚焦
- 兩款A(yù)DC均采用節(jié)省空間的9 mm × 9 mm × 0.85 mm、64引腳LFCSP小型封裝。
- 引腳可選的噪聲整形再量化器(NSR)功能，能夠在185 MSPS下帶寬降低至最大60 MHz時(shí)提高信噪比。
- LVDS數(shù)字輸出接口針對(duì)低成本FPGA系列而配置。
- 采用1.8 V單電源供電。
- 標(biāo)準(zhǔn)串行端口接口(SPI)支持各種產(chǎn)品特性和功能，例如：數(shù)據(jù)格式化（偏移二進(jìn)制或二進(jìn)制補(bǔ)碼）、NSR、掉電、測(cè)試模式以及基準(zhǔn)電壓模式。
- 片內(nèi)1到8整數(shù)輸入時(shí)鐘分頻器和多芯片同步功能支持廣泛的時(shí)鐘方案和多通道子系統(tǒng)。
AD6643BCPZRL7-200 應(yīng)用
- 通信
- 分集無線電和智能天線(MIMO)系統(tǒng)
- 多模式數(shù)字接收器(3G)
- WCDMA, LTE, CDMA2000
- WiMAX, TD-SCDMA
- I/Q解調(diào)系統(tǒng)
- 通用軟件無線電
