1.概述W631GG6KB是一個1G位DDR3 SDRAM，組織為8388608個字? 8個銀行? 16位。該器件實現了高達1866 Mb/sec/引腳（DDR3-1866）的高速傳輸速率，適用于各種應用。W631GG6KB分為以下速度等級：-11、11I、-12、12I、12J、-15、15I和15J。-11和11I速度等級符合DDR3-1866（13-13-13）規范（11I工業等級保證支持-40°C≤TCASE≤95°C）。-12、12I和12J速度等級符合DDR3-1600（11-11-11）規范（12I工業等級保證支持-40°C≤TCASE≤95°C，12J工業+等級保證支持-40C≤TCASE≤105°C）。-15、15I和15J速度等級符合DDR3-1333（9-9-9）規范（15I工業等級保證支持-40°C≤TCASE≤95°C，15J工業+等級保證支持-40C≤TCASE≤105°C）。W631GG6KB的設計符合以下關鍵DDR3 SDRAM功能，如支持的CAS#、可編程的CAS#寫入延遲（CWL）、ZQ校準、片上終止和同步重置。所有的控制和地址輸入都與一對外部提供的差分時鐘同步。輸入被鎖存在差分時鐘的交叉點（CK上升和CK#下降）。所有I/O都與源同步刷新中的差分DQS-DQS#對同步

2.特點? 電源：VDD，VDDQ=1.5V±0.075V? 雙數據速率架構：每個時鐘周期兩次數據傳輸? 八家內部銀行同時運營? 8位預取架構? CAS延遲：6、7、8、9、10、11和13? 突發長度8（BL8）和突發斬波4（BC4）模式：通過模式寄存器（MRS）固定或可選擇OnThe-Fly（OTF）? 可編程讀突發排序：交錯或半字節順序? 雙向差分數據選通（DQS和DQS#）與數據一起發送/接收? 邊緣與讀取數據對齊，中心與寫入數據對齊? DLL將DQ和DQS轉換與時鐘對齊? 差分時鐘輸入（CK和CK#）? 在每個正CK邊緣、數據和數據掩碼上輸入的命令都參考差分數據選通對的兩個邊緣（雙倍數據速率）? 發布具有可編程附加延遲（AL=0、CL-1和CL-2）的CAS，以提高命令、地址和數據總線效率? 讀取延遲=加性延遲加CAS延遲（RL=AL+CL）? 讀取和寫入突發的自動預充電操作? 刷新、自刷新、自動自刷新（ASR）和部分陣列自刷新（PASR）? 預充電斷電和主動斷電? 寫入數據的數據掩碼（DM）