（文章來(lái)源：MinerHub）

一直以來(lái)，FPGA 的主要應(yīng)用領(lǐng)域是電子工程。但當(dāng)英特爾完成對(duì) Altera（Altera 是最大的現(xiàn)場(chǎng)可編程門(mén)陣列制造商之一）的收購(gòu)時(shí)，情況發(fā)生了一些細(xì)微改變。

英特爾對(duì) FPGA 所蘊(yùn)藏的潛力有著強(qiáng)烈的嗅覺(jué)和敏銳的洞察力，收購(gòu)?fù)瓿珊螅纯涕_(kāi)始幫助微軟公司建立數(shù)據(jù)中心并利用云服務(wù)給亞馬遜提供相關(guān)幫助。但關(guān)于 FPGA 到底是什么，許多礦工可能仍然心存疑問(wèn)。FPGA 有何優(yōu)勢(shì)？FPGA 有何劣勢(shì)？FPGA 會(huì)在 GPU 挖礦陣營(yíng)中脫穎而出，成為主角嗎？此篇文章將會(huì)就以上礦工存疑問(wèn)題，對(duì) FPGA 進(jìn)行一個(gè)概述。

1、何為FPGA？FPGA 是一種比 ASIC 更容易制造的集成電路，不同于 ASIC 的是，F(xiàn)PGA 可重新進(jìn)行電路設(shè)計(jì)和配置。對(duì)于 FPGA 礦工來(lái)說(shuō)，這一點(diǎn)使得他們可以挖取多種算法支持的多個(gè)幣種。

2、優(yōu)劣勢(shì):01.延遲性,FPGA 最大的優(yōu)勢(shì)之一就是它極其微小的延遲。現(xiàn)場(chǎng)可編程門(mén)陣列具有極其微小延遲的原因在于，它無(wú)需依賴(lài)于通用 OS，也無(wú)需通過(guò)通用總線(xiàn)（例如 USB 或 PCI-Express）即可完成通信。這對(duì)其他的硬件設(shè)備來(lái)說(shuō)很難實(shí)現(xiàn)，即使是高質(zhì)量的 CPU 也會(huì)有 50 微秒的延遲，但到了 FPGA 身上，這個(gè)時(shí)間會(huì)被縮短到 1 微秒。具有極低延遲功能的現(xiàn)場(chǎng)可編程門(mén)陣列在需要微小延遲的場(chǎng)合中能大放異彩。比如，在噴氣式戰(zhàn)斗機(jī)的自動(dòng)操作和高頻算法交易中，我們都可以看到它的身影。

02.能效率,專(zhuān)用集成電路( ASIC )在單一算法的速度上相較于 FPGA 更勝一籌，但其進(jìn)行較大規(guī)模機(jī)器集群的初始投資極高。FPGA 在數(shù)字貨幣挖礦方面優(yōu)于 GPU，因?yàn)樗鼈冞\(yùn)行出色且極具能效率。除了高能效運(yùn)算的優(yōu)點(diǎn)之外，F(xiàn)PGA 還具有一個(gè)優(yōu)勢(shì)——它的高效性無(wú)需主機(jī)運(yùn)行來(lái)支持。

03.工程費(fèi),雖然 FPGA 在以上方面有較大的優(yōu)勢(shì)，但其用于配置和編程的費(fèi)用卻遠(yuǎn)遠(yuǎn)高于基于指令架構(gòu)的 GPU。硬件電路通常使用諸如 VHDL 和 Verilog 之類(lèi)的硬件描述語(yǔ)言（ HDL）來(lái)編寫(xiě)。而到了編程，則要使用多種編程語(yǔ)言之一（例如 Java，C，Python）來(lái)完成。

04.高層次綜合（HLS）,高層次綜合（HLS）是一種不斷擴(kuò)大的趨勢(shì)，具體表現(xiàn)為可以使用常規(guī)編程語(yǔ)言（例如 Open CL 或 C ++）和高層次抽象對(duì) FPGA 進(jìn)行編程操作。但撇開(kāi)所有在編程方面取得的技術(shù)性進(jìn)展與突破，F(xiàn)PGA 的編程至今仍是一項(xiàng)艱巨的工作。除此之外，編譯期也是現(xiàn)場(chǎng)可編程門(mén)陣列的一大缺點(diǎn)。舉個(gè)例子，如果使用 Intel Open CL 編譯器，則編譯一個(gè)典型的 FPGA 程序需要 4 到 12 個(gè)小時(shí)。為了實(shí)現(xiàn)性能優(yōu)化，程序員經(jīng)常需要進(jìn)行通宵編譯。

05.連接性,我們反過(guò)頭來(lái)看看 GPU，對(duì)于數(shù)據(jù)上的傳輸，它更依賴(lài)于 OS 和標(biāo)準(zhǔn)化總線(xiàn)（例如 USB 和 PCI -Express）。FPGA 則不依賴(lài)于這些參數(shù)，它們的優(yōu)勢(shì)就在于能夠使用戶(hù)以較小的延遲獲得更高的帶寬。實(shí)際上，F(xiàn)PGA 可直連數(shù)據(jù)源，例如網(wǎng)絡(luò)接口和傳感器。

3、FPGA 和 GPU 的浮點(diǎn)數(shù)之爭(zhēng),為了使用諸如深度學(xué)習(xí)之類(lèi)的高性能計(jì)算功能，用戶(hù)只能高度依賴(lài)具有出色浮點(diǎn)性能計(jì)算能力的 GPU，而 FPGA 在浮點(diǎn)算法上的效率則略顯低下。在一般的浮點(diǎn)運(yùn)算中，浮點(diǎn)單元需要大量資源并且必須由邏輯塊組裝而成。然而劇本到了 FPGA 上就變了，由于 FPGA 結(jié)構(gòu)中已包含浮點(diǎn)單元，能效率可以因此得到顯著提高。

雖然就目前的情況而言，先進(jìn)的 GPU 比起 FPGA 具有更優(yōu)能效，但在不久的將來(lái)，現(xiàn)場(chǎng)可編程門(mén)陣列肯定會(huì)在浮點(diǎn)計(jì)算方面趕超 GPU，獲得這場(chǎng)能效計(jì)算之戰(zhàn)的勝利。
? ? ? ? ?（責(zé)任編輯：fqj）