數(shù)字電路基礎(chǔ)知識(shí)——組合邏輯電路（數(shù)據(jù)選擇器MUX、也即多路復(fù)用器） 本次介紹數(shù)據(jù)選擇器的相關(guān)知識(shí)，數(shù)據(jù)選擇器在電路設(shè)計(jì)中尤為重要，尤其是對(duì)于在Verilog中的if-else的語(yǔ)法即 o = a？b ：c 都可以看到有數(shù)據(jù)選擇器的使用。 介紹數(shù)據(jù)選擇器的設(shè)計(jì)原則以及實(shí)例：用Verilog描述一個(gè)多路復(fù)用器，輸入的通道數(shù)目N，每一路的位寬為M。 求log以2為低的整數(shù)的算法（使用移位寄存器、數(shù)據(jù)比較器） ?

一、二選一數(shù)據(jù)選擇器（2-1 MUX） 二選一的數(shù)據(jù)選擇器是最簡(jiǎn)單的結(jié)構(gòu)，其邏輯框圖、門(mén)級(jí)電路、以及真值表如下：

? 二、 用 2輸入mux，實(shí)現(xiàn)與，或，非，異或 二選一用Verilog語(yǔ)言描述： o = s ? a : b; ? 與邏輯： out = (a == 1’b0)? 1’b0: ((b == 1’b0)? 1’b0: 1’b1); 或 out = (a == 1’b1)? b: 1’b0; Y=SA+S’B=AB+A’0=AB ? 或邏輯： out = (a == 1’b1)? 1’b1: ((b == 1’b1)? 1’b1: 1’b0); 或 out = (a == 1’b0)? b: 1’b1; Y=SA+S’B=A’B+A=A+B ? 非邏輯： out = (a == 1’b1)? 1’b0: 1’b1; ? 異或 out = (a == 1’b1)? ((b == 1’b1)? 1’b0: 1’b1) : (b); Y=AB’+A’B ? 三、 四選一選擇器 在實(shí)際的芯片器件中，用的最多的是雙四選一選擇器 74HC153 下圖是內(nèi)部邏輯電路圖：

四選一只需兩位地址輸入，四個(gè)輸入狀態(tài)選擇其中一個(gè) 而八選一需要三位地址輸入，八個(gè)輸入狀態(tài)選擇其中一個(gè)，利用S’作為第三個(gè)地址輸入端 因此可以利用這兩個(gè)四選一選擇器接成一個(gè)八選一的選擇器

? 四、用選擇器設(shè)計(jì)組合邏輯電路

基本原理： ? 利用如下關(guān)系 一個(gè)具有n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何形式的 輸入不大于n+1的組合函數(shù)

對(duì)于下面的邏輯表達(dá)式：

即Z=R’(A’G’)+R(A’G)+R((AG’)+1(AG))

當(dāng)然也可以用R A 作為選通地址，G作為選通端，將函數(shù)化簡(jiǎn)如下： Z=(R’A’)G’+(RA’)G+(RA)1 ?

五、例：用Verilog描述一個(gè)多路復(fù)用器，輸入的通道數(shù)目N，每一路的位寬為M。 代碼設(shè)計(jì)如下： module mux #( ? ? parameter? ?m = 8, ? ? parameter? ?n = 8, ? ? parameter? ?width = clogb2(n) ) ( ? ? input? ?[n*m-1:0]? ?indata, ? ? input? ?[width-1:0] sel, ? ? output? [m-1:0]? ? ?outdata ); ? assign? outdata =? ?indata[(m*(sel+1)-1)-:m];

以下兩個(gè)函數(shù)任用一個(gè) //求2的對(duì)數(shù)函數(shù) function integer log2; ? input integer value; ? begin ?
? value = value-1; ? ? for (log2=0; value>0; log2=log2+1) ?
? ? value = value>>1; ? end
? ? endfunction ? //求2的對(duì)數(shù)函數(shù) function integer clogb2 (input integer bit_depth); begin ? ? for(clogb2=0; bit_depth>0; clogb2=clogb2+1) ?
? ? ? bit_depth = bit_depth>>1; end endfunction ? endmodule 這里需要注意： ? [n-:m]表示數(shù)據(jù)位寬為m的從n開(kāi)始的數(shù)據(jù)位寬。如reg [6-:3] 表示 reg [6:4] 參數(shù)傳遞必須時(shí)具體數(shù)值，如在parameter定義。
求log以2為低的整數(shù)，具體方法上面用到的是移位寄存器，即將數(shù)據(jù)向右移位即可以得到所需最大的整數(shù)。 也可以利用下面的方法： ?function integer log2(input integer x); ? ?
? ? integer i; ? ? ? ? begin ? ? ? ? ? ? log2 = 1; ? ? ? ? ?
? for (i = 0; 2**i < x; i = i + 1) //不用移位寄存器，只用比較器? ? ? ? ?
? ? begin ? ? ? ? ? ?
? ? log2 = i + 1; ? ? ?
? ? ? end ? ? ?
? end ?endfunction ? 注：2**i 表示2i ? log2(10)等于4 ? log2(16)等于4 ? log2(510001000)等于26 ? ? ?

編輯：黃飛

?