? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?高性能DSP為何助于實現(xiàn)數(shù)字世界與真實（模擬）世界的通信
　由于DSP能夠迅速測量、過濾或壓縮實時模擬信號，因此DSP在電子系統(tǒng)設(shè)計中非常重要。這樣，DSP有助于實現(xiàn)數(shù)字世界與真實（模擬）世界的通信。但是隨著電子系統(tǒng)變得越來越精細，需要處理多個模擬信號源，工程師們不得不作出艱難的決策。是使用多個DSP并使其功能與系統(tǒng)的其余部分同步，還是使用一個能夠?qū)崿F(xiàn)多個功能的帶精細軟件的高性能DSP更具優(yōu)勢？
　　由于現(xiàn)在的系統(tǒng)很復(fù)雜，在許多情況下，單DSP的實現(xiàn)方案的往往沒有足夠的處理能力。同時，系統(tǒng)架構(gòu)也不能滿足多芯片系統(tǒng)的成本、復(fù)雜性和功耗要求。
　　FPGA現(xiàn)已成為需要高性能DSP功能的系統(tǒng)的絕佳選擇。事實上，與獨立的數(shù)字信號處理器相比，F(xiàn)PGA技術(shù)一般可以為DSP難題提供更加簡單的解決方案。要了解其中的原因，需要回顧一下DSP的起源和發(fā)展過程。
　　專用微處理器
　　在過去的二十多年里，傳統(tǒng)的DSP架構(gòu)一直在竭力跟上日益增長的性能要求的步伐。隨著視頻系統(tǒng)大踏步地邁進高清和3D時代，并且通信系統(tǒng)為實現(xiàn)更高帶寬已經(jīng)將現(xiàn)有技術(shù)發(fā)揮到極致，設(shè)計師們需要可替代的實現(xiàn)策略。用于實現(xiàn)數(shù)字信號處理算法的硬件不外乎以下三種基本器件之一：微處理器、邏輯電路和存儲器。有些設(shè)計可能還需要額外硬件來實現(xiàn)模數(shù)轉(zhuǎn)換（A/D）、數(shù)模轉(zhuǎn)換（D/A）以及高速數(shù)字接口。
　　傳統(tǒng)的數(shù)字信號處理器是設(shè)計用于實現(xiàn)專門目的的微處理器。這類處理器非常適合用于處理算法密集型任務(wù)，但是性能卻受到時鐘速率及其內(nèi)部設(shè)計順序性的限制。這限制了它們對輸入數(shù)據(jù)采樣每秒最多執(zhí)行的運算次數(shù)。一般來講，每執(zhí)行一次算術(shù)邏輯單元（ALU）運算需要三或四個時鐘周期。多核架構(gòu)可以提高性能，但是提升幅度有限。因此，采用傳統(tǒng)信號處理器的設(shè)計必須重復(fù)利用架構(gòu)單元來實現(xiàn)算法。對于每次執(zhí)行的加、減、乘或其他任何基本運算，不論是內(nèi)部還是外部反饋，每次執(zhí)行都必須循環(huán)通過ALU。
　　遺憾的是，在處理當(dāng)今眾多的高性能應(yīng)用時，典型的DSP難以滿足系統(tǒng)要求。過去已經(jīng)提出過多種解決方案，包括在一個器件中使用多個ALU或者在一塊板上使用多個DSP器件；不過這類方案往往會大大增加成本，并且只會將問題轉(zhuǎn)移到另外一個領(lǐng)域。比如，用多個器件提高性能遵循指數(shù)曲線。要使性能提高一倍，需要用兩個器件，若要再提高一倍，則需要用四個器件，依此類推。此外，程序員關(guān)注的重點往往會從信號處理功能轉(zhuǎn)移到多個處理器和內(nèi)核之間的任務(wù)調(diào)度上。這會產(chǎn)生大量的附加代碼，而且這些代碼會成為系統(tǒng)開銷，而不是用于解決眼前的數(shù)字信號處理問題。
　　FPGA 技術(shù)的引進為解決DSP方案與日俱增的復(fù)雜性帶來了福音。FPGA最初開發(fā)的目的是為了整合和集中分立的存儲器和邏輯電路，以實現(xiàn)更高的集成度、更出色的性能和更高的靈活性。FPGA技術(shù)現(xiàn)已成為目前使用的幾乎所有高性能系統(tǒng)的一個重要組成部分。相比傳統(tǒng)DSP，F(xiàn)PGA是由可配置邏輯陣列（CLB）、存儲器、DSP邏輯片（Slice）和一些其他元件組成的統(tǒng)一陣列構(gòu)成的巨大并行結(jié)構(gòu)。它們可以使用VHDL和Verilog等高級描述語言進行編程，或者在框圖中使用系統(tǒng)生成器進行編程。FPGA還提供許多專用功能和IP核，用來以高度優(yōu)化的方式直接完成實現(xiàn)方案。