水聲信號采集存儲系統(tǒng)是海洋環(huán)境調查儀器的重要組成部分。開展水聲環(huán)境調查所使用的海洋儀器要求設備通道多、同步性好、采樣率高、數據存儲容量大。市場上常見的數據采集器多是采集某些固定種類的信號，動態(tài)范圍比較小，通道數一般也比較少，有些還要求與主機進行接口等，這些都限制了其在水聲信號采集中的應用。為滿足需要，本文設計了適合于水聲數據采集存儲的較為通用的系統(tǒng)，系統(tǒng)單板具有8個采集通道，多個單板級聯可實現多通道同步采集、USB高速存儲。

　　1 總體設計

　　該系統(tǒng)總體結構如圖1所示，上級電路通過級聯接口發(fā)送采集指令，單片機初始化控制FPGA，控制FPGA首先判斷單板是否為級聯單板，再初始化相應的FPGA。采集模塊的FPGA向需要同步采集的通道對應的A/D芯片提供統(tǒng)一的時鐘，使得A/D同步的選擇相應的通道進行數據的同步采樣和轉換，其結果傳給負責緩存的FPGA，緩存在DDR對應的存儲空間，然后由ARM控制存儲模塊的FPGA從DDR空間讀取數據進行本地存儲。

　　2 系統(tǒng)硬件設計

　　系統(tǒng)硬件主要由控制模塊、數據采集模塊、緩存模塊、存儲模塊幾部分組成，系統(tǒng)硬件結構圖如圖2所示。單片機功耗低、接口豐富、可靠性高，被系統(tǒng)用做上電引導芯片;FPGA器件具有集成度高、內部資源豐富、特別適合處理多路并行數據等明顯優(yōu)于普通微處理器的特點，所以系統(tǒng)采用XILINX公司不同型號的FPGA作為不同模塊的主控芯片。針對系統(tǒng)設計中對采集存儲實時性和同步性的要求，存儲模塊采用FPGA與ARM相結合的設計，采集主控制邏輯用ARM實現，FPGA負責數據的高速傳輸和存儲。

　　控制模塊相當于系統(tǒng)的值班電路，當系統(tǒng)作為從板工作時，只有控制模塊和數據采集模塊帶電，其他模塊關閉。由于FPGA內核電壓只有1.2 V，在這種情況下系統(tǒng)工作電流不大于1 A，低功耗的設計保證系統(tǒng)可在無人值守的情況下長時間連續(xù)進行采集存儲工作。系統(tǒng)需要多通道數據同時采集存儲時，用戶通過配置主板的控制模塊參數設定8、16或32通道采集，主控FPGA通過級聯接口發(fā)送統(tǒng)一的采集時鐘到系統(tǒng)從板，從而實現系統(tǒng)多通道水聲信號的同步采集及存儲。另外，通過單片機接口也可以隨時監(jiān)控系統(tǒng)工作狀態(tài)，系統(tǒng)具有修復功能，采集存儲過程中出現錯誤時，可根據用戶配置自動進行相應的錯誤處理。