多年來，數字信號處理器 （DSP） 設計人員一直在應付這樣一項艱難的工作：提供占用空間小的高性能芯片，而且要不影響靈活性和軟件的可編程能力。
　　由于新的應用程序發展速度驚人，提供的 DSP 必須在功率、性能和使用壽命上跟上這種速度，應對當前面臨的挑戰，并準備好應對未來的應用。這些高性能多核心 DSP被越來越多地應用在電信接入、改進數據率GSM服務（EDGE）和基礎設施設備領域，用來處理語音、視頻和無線電信號。
　　以前，電信設備制造商使用專用的 ASIC 或 DSP-ASIC 組合來達到自己的目標。現在，這些新的 DSP 可以替代那些繁瑣的解決方案；如果足夠強大，它們還可以實現以前的解決方案所無法實現的靈活性。對于那些必須在網絡部署中持續使用多年的接入和基礎設施設備，而言， 這些靈活的解決方案是大有裨益的。假如這些類型的設備和應用程序的使用壽命得到延長，那么，成功的關鍵就是靈活性、適應性和現場可編程性。
　　在目前的技術條件下，ASIC 在靈活性或現場可編程性方面不如 DSP，但 DSP 的能耗較大，這讓芯片設計人員左右為難。不過，還是有希望：新一代的多核心 DSP 可以同時做到高性能和高能效。做到這點的技術是存在的，但必須先解決“功率耗散”（功率極限）問題。
　　功率極限
　　目前，芯片功率耗散的源頭有兩個：以泄漏形式出現的靜態現象；以開關運算形式出現的動態現象。在采用 90 納米和以下工藝的 CMOS 技術中，這種功率耗散現象最為明顯。但是，新一代的 DSP 設計不僅能減輕和避開這種功率極限，而且實際上可以提高基礎設施、接入和 EDGE 設備的處理能力，同時限制功率消耗和熱量耗散。
　　部分特定CMOS 技術下的能耗界定的關鍵度量指標：
　　?電源電壓
　　?門開關速度
　　?門輸入電容
　　?門功耗
　　?每個 MAC 運算消耗的能源
　　研究表明，同等功能（如 MAC 單元）的功率密度（即單位面積的功率）在 0.13 微米（含）以上的芯片中相當穩定。但是，到達 90 納米時，這個指標會突然升高。
　　
　　Power/Area versus Silicon Technology
　　功率/面積與硅技術