在研制各種實用雷達的過程中，需要通過多次實驗來檢驗雷達對目標回波信號的分析處理能力。由于開發環境和實驗條件的限制，雷達系統中各部件及整個系統的測試非常困難，受天氣狀況等因素的影響，其性能及指標測試難以在完全真實的環境中進行。因此，通過數字模擬的方法真實地模擬雷達回波信號很有意義。雷達回波發生器是數字仿真技術和雷達技術相結合的產物，它通過仿真模擬的方法產生目標和環境信息的回波信號。利用這種回波信號對雷達信號處理機進行調試、分析和評估，已成為現代雷達信號處理機研制和生產的重要手段。
　　采用DSP和FPGA/CPLD相結合的系統結構綜合了兩者在系統控制和實時數字信號處理方面的優勢，結構靈活、實現性強［1］。本文提出了一種以FPGA為核心，DSP實時控制，外加PROM、Flash、CPLD以及D/A等外圍電路構成的雷達中頻回波信號發生器的設計方法，可以通過在線編程在相同的硬件平臺上實現不同體制、多目標的雷達回波。
　　1 雷達回波發生器方案設計
　　1.1 系統性能要求
　　本雷達回波發生器是為了對雷達信號處理機進行測試、評估以及新的信號處理算法而開發研制的，因而在設計上要滿足通用性要求，能模擬產生不同體制雷達的回波信號［2］。通用性設計要求硬件外圍接口電路盡可能簡單，對各種電平規范具有兼容性；所選器件適應性強，通過重配置可編程邏輯電路即可產生不同帶寬、不同時寬的雷達信號而不用修改硬件設計［3-4］。同時，為了真實地反映雷達目標的復雜環境，要求雷達回波發生器能加入噪聲和干擾，從而能夠對信號處理機進行全面的評估和檢測。
　　本雷達回波發生器要求能選擇產生單脈沖跟蹤、DBF、SAR 3種體制雷達的最多3個目標的回波信號，雷達波形為簡單脈沖、線性調頻信號、相位編碼信號可選。主要技術指標如下：
　　（1）中頻載頻頻率：30 MHz；
　　（2）系統基準時鐘：10 MHz；
　　（3）波形存儲深度為10 K，信號采樣率100 MHz；
　　（4）幅度分辨率為12 bit；
　　（5）頻率范圍為0.37 Hz～25 MHz，頻率分辨率為0.37 Hz；
　　（6）輸出模擬信號幅度范圍為±2.5 V；
　　（7）DBF體制時天線陣元數為16個。
　　1.2 系統實現方案
　　雷達回波發生器的實現有以下3種方法：全硬件實現、微機+D/A插卡實現以及微機+模擬器DSP組合實現。由于全硬件實現時硬件設計過于復雜、靈活性差、微機+D/A插卡方法受D/A數據傳輸率的限制，所以目前雷達回波發生器的設計中，多采用微機+模擬器DSP組合方法。該方法靈活性好、數據量適中、易擴充、滿足通用性要求［5］。
　　通過對幾種回波發生器實現方法的比較，結合本雷達回波發生器要實現的功能以及靈活性、通用性的設計思想，本文提出了一種新的雷達中頻回波發生器的設計與實現方法。該方法嚴格說仍屬于微機+模擬器DSP組合方法，但采用了微機+FPGA+DSP+D/A的組合，如圖1所示。