?　典型的DSP（數(shù)字信號處理器）內(nèi)部采用改進的哈佛結(jié)構(gòu)和流水線技術(shù)，可以在單指令周期內(nèi)完成乘加運算，具有較高的處理能力。一個典型的基于DSP的信號采集處理系統(tǒng)，通常由DSP、A／D轉(zhuǎn)換器、存儲器和相應(yīng)的接口電路組成，大都做成PCI（外設(shè)部件互連）接口插卡形式和主控計算機一起工作。各種控制信息通過PCI發(fā)送給DSP，采集處理后的結(jié)果再通過PCI接口發(fā)送回主控計算機。PCI接口部分一般需要采用接口芯片來完成，這樣會顯著增加系統(tǒng)的設(shè)計調(diào)試難度，并使成本增加。而選用本身帶有PCI接口的DSP處理芯片就可以省去這一部分額外的電路，不但降低了開發(fā)難度，也降低了設(shè)備成本。TMS320C6205就是這樣一種帶有PCI接口的DSP芯片，本文重點討論基于這種芯片的信號采集處理系統(tǒng)的實現(xiàn)方法。
　　1 TMS320C6205芯片的技術(shù)特點
　　TMS320C6205是基于TMS320C6000平臺的高性能DSP，TMS320C6205源自TMS320C6201 B，一種有新的PCI接口且性能提高的DSP芯片。TMS320C6205工作在200 MHz時的最大處理能力達到了1 600 MIPS（百萬條指令每秒）。所有TMS320C6000系列DSP芯片在代碼上都有兼容性，TMS320C62x定點DSP都基于相同的CPU核心設(shè)計，通過指令的并行性獲得了較強的處理能力。該系列DSP芯片具有8個處理單元，包括2個乘法器和6個ALU（算術(shù)邏輯單元），所有的處理單元都可以并行工作，因此在每一個時鐘周期內(nèi)最多可以同時執(zhí)行8條指令。
　　TMS320C6205和TMS320C6201及TMS320C6201B具有高度的兼容性，這幾種DSP芯片在以下幾個方面完全相同：TMS320C6205的CPU與TMS320C6201B完全相同，因此為TMS320C6201所寫的代碼可以不加修改地在TMS320C6205上運行；多通道緩沖串口（McBSP）、時鐘、中斷選擇也完全相同；TMS320C6201與TMS320C6205的內(nèi)部存儲空間也相同，都具有64kB的程序和數(shù)據(jù)存儲區(qū)。與TMS320C6201相比，TMS320C6205通過升級具有了更強的處理能力，升級后的TMS320C6205和TMS320C6201有以下不同：
　　a）EMIF（擴展存儲器接口總線）做了簡單修改，減少了芯片的引腳數(shù)。SDRAM（同步DRAM）和SB-SRAM（同步猝發(fā)SRAM）在EMIF上共用了相同的控制信號。這兩種信號是互斥的，因此在系統(tǒng)中只能在兩種類型的存儲器中任選一種。
　　b）為提高DMA（直接存儲器訪問）的數(shù)據(jù)吞吐量，4通道的DMA控制器為每一個通道都配備了專用的FIFO，這樣就無需對FIFO信號進行仲裁。
　　c）用PCI模塊代替了TMS320C6201B的HPI（主機接口），PCI模塊具有高性能的32 bit主／從PCI即插即用功能，支持33 MHz的桌上電腦PCI接口，與PCI本地總線規(guī)格2.2版兼容，該接口模塊可作為具有33 MHz、32 bit寬度地址數(shù)據(jù)的PCI主從對象使用，該模塊包含配置寄存器、校驗生成、校驗和系統(tǒng)錯誤檢測和報告（PERR#，SERR#）以及電源管理能力。
　　d）具備4線EEPROM串行接口，這樣，PCI的控制空間寄存器就可以從外部的串行EEPROM加載配置，PCI模塊無需DSP的干涉就可以實現(xiàn)自動初始化。
　　e）TMS320C6205的PLL有x1、x4、x6、x7、x8、x9、x10和x11等模式，這些模式可以通過CLKMODE0引腳和EMIF數(shù)據(jù)引腳的上推和下拉電阻來選擇。
　　f）TMS320C6205使用15C05（0.15μm）處理技術(shù)，通過電池處理技術(shù)提供更低的核電壓和功耗。
　　g）用上推和下拉電阻實現(xiàn)了自舉模式配置。
　　2 信號采集處理系統(tǒng)硬件設(shè)計
　　該系統(tǒng)硬件部分主要由DSP、FPGA（現(xiàn)場可編程門陣列）和存儲器構(gòu)成，具體的硬件結(jié)構(gòu)如圖1所示。
　　
　　從圖中可以看出，信號采集處理系統(tǒng)的核心部分是TMS320C6205的DSP處理器，該DSP除了擔(dān)負(fù)信號處理任務(wù)外，還擔(dān)負(fù)著接收數(shù)據(jù)和輸出處理結(jié)果兩項任務(wù)。信號采集處理系統(tǒng)中的FPGA主要擔(dān)負(fù)數(shù)據(jù)采集和控制信號生成兩項任務(wù)。該系統(tǒng)的設(shè)計針對的是接收機解調(diào)后輸出的TCL電平的數(shù)字信號，因此數(shù)據(jù)采集部分比較簡單，就是將數(shù)據(jù)的時鐘作為觸發(fā)信號，根據(jù)觸發(fā)時刻的數(shù)據(jù)電平值來確定輸入數(shù)據(jù)是“0”還是“1”，采集后的數(shù)據(jù)在FPGA內(nèi)按照McBSP的數(shù)據(jù)規(guī)格成幀，然后通過McBSP寫入SDRAM中。該系統(tǒng)可以同時采集兩路數(shù)字信號，在采集電路與DSP之間通過DMA方式交換數(shù)據(jù)，由于DSP中有專門的DMA控制器，因此在數(shù)據(jù)交換時無需DSP干預(yù)，具有較高的處理效率。DSP所需的摔制信號也由FPGA產(chǎn)生，由于數(shù)據(jù)采集部分比較簡單，控制信號產(chǎn)生和數(shù)據(jù)采集可以共用同一片FPCA。DSP通過PC接口模塊與主機之間進行數(shù)據(jù)交換，由于PCI接口模塊具有完整的PCI接口功能，無需額外添加外部電路，因此接口部分的電路設(shè)計相對來說比較簡單。DSP與工控機進行數(shù)據(jù)交換時采用主從方式，DSP為主設(shè)備，工控機為從設(shè)備，兩者之間利用中斷響應(yīng)進行數(shù)據(jù)通信，當(dāng)DSP內(nèi)部的輸出數(shù)據(jù)緩沖區(qū)被寫滿后，會發(fā)送一個中斷請求到主機的PCI總線上，PCI總線驅(qū)動程序響應(yīng)該中斷并通過Windows的事件（Event）通知主機軟件讀出數(shù)據(jù)。為了擴充DSP的存儲空間，使DSP能滿足大速率信號的處理要求，信號采集處彈系統(tǒng)上集成了一片大容量存儲器，即SDRAM，具有較高的數(shù)據(jù)存取速度。信號采集處理系統(tǒng)上的Flash存儲器主要用來存儲DSP軟件，可通過PCI總線在主機端動態(tài)加載，這樣該信號采集處理系統(tǒng)就可根據(jù)不同的輸人數(shù)據(jù)進行不同處理，大大增加了系統(tǒng)使用時的靈活性。該系統(tǒng)還包括時鐘電路和電源電路，這些電路可以參照技術(shù)手冊的要求進行設(shè)計，電源電路可選用現(xiàn)成的電源模塊，這樣就可進一步降低電路設(shè)計難度。從總體上看，采用TMS320C6205構(gòu)成的信號采集處理系統(tǒng)由于省去了額外的PCI接口電路，整個系統(tǒng)設(shè)計較簡潔，開發(fā)難度低，開發(fā)周期短，是一種較理想的硬件設(shè)計方法。