一方案論證與設計

　　1.1 方案設計

　　1.1 方案設計

　　1.1.1 頻率測量方案方案一：快速傅里葉變換 ：快速傅里葉變換數據由 AD 離散后，經 FIR 濾波，送入基-4 快速傅里葉變換引擎進行多級蝶形運算，從 3 組 ROM 表中取出旋轉因子乘入每次蝶形運算，對每級計算輸入數據進行定浮點動態指數處理，在蝶算單元之外對存放每級輸入輸出數據的多組雙口 RAM 的地址用邏輯模塊進行調序來實現連貫的 log4N 級蝶算。對所得正弦余弦結果，通過 CORDIC 算法，經大面積邏輯單元的移位及流水線操作得到信號在整數倍基頻處的模量。即完成時域到頻域的轉換。方案二：等精度計數將正弦信號進行遲滯比較轉化為同頻率的方波信號，在 FPGA 內，通過邏輯模塊實現等精度頻率測量并送 NIOS 核處理。測得 1s 左右閘門時間內整周期待測信號的時間段中，低頻待 3 測信號和高頻參考信號周期累計數之比，乘以參考頻率即得帶測信號頻率。對于以上兩種方案進行比較，方案一速度快，可達到實時性測量，測量頻率范圍寬，但因頻率分辨率完全依靠離散傅里葉變換的點數。邏輯單元和 RAM 的限制使得 FFT 不可能達到高頻率分辨率，僅適合多頻率混合時的測頻。而方案二可在極小的消耗下實現非常精確的分辨率，在信號失真度較小，且外圍環境穩定時是測頻的理想方案。

　　1.1.2 相位測量方案方案一：將兩路同頻信號在時域疊加，經 FFT 運算后，求得頻域實部與虛部的模量之比的反正切值，即為正交分離下的正弦余弦相位差，作處理得到兩路正弦相位差。方案二：將被測的兩路正弦波信號經比較器整形成方波信號，利用異或門電路進行鑒相處理，將得到的脈沖序列經過 AD637 真有效值-直流轉換芯片，測出該脈沖序列的有效值，該有效值與脈沖序列的占空比成正比，從而反推出兩信號的相位差。方案三：測得兩同頻率待測信號對應跳沿的時間差中時鐘脈沖的個數，與整周期時鐘脈沖數比較，從而得出相位差。比較三種方案，方案一在二分之一取樣頻率內整倍取樣頻率時的幅值可輕易達到的 8 位以上分辨率，因而計算出的相位準確度較高，但在時域上將兩信號疊加所引入的誤差難以很好控制，導致最終效果差。方案二在低頻段時，AD637 響應不平坦，轉換精度有限。方案三在兩信號相差較小或頻率較高時，將導致相差時間計數脈沖數量不足，導致下降，但其實現簡單方法簡單可靠，誤差最小。