AVR核心結(jié)合了一個豐富的指令集和32個通用工作寄存器。所有32個寄存器都直接連接到算術(shù)邏輯單元（ALU），允許在一個時鐘周期內(nèi)執(zhí)行的一條指令中訪問兩個獨(dú)立的寄存器。由此產(chǎn)生的架構(gòu)比傳統(tǒng)的cisc微控制器具有更高的代碼效率，同時實(shí)現(xiàn)的吞吐量是傳統(tǒng)cisc微控制器的十倍。

　　ATMega128提供以下功能：128K字節(jié)的系統(tǒng)內(nèi)可編程閃存，具有讀寫功能，4K字節(jié)EEPROM，4K字節(jié)SRAM，53條通用I/O線，32個通用工作寄存器，實(shí)時計數(shù)器（RTC），4個靈活的定時器/計數(shù)器，具有比較模式和脈寬調(diào)制，2個USARTS，1個字節(jié)或IEnted兩線串行接口、一個8通道、10位ADC（帶可編程增益的可選差分輸入級）、帶內(nèi)部振蕩器的可編程看門狗定時器、一個SPI串行端口、符合IEEE標(biāo)準(zhǔn)1149.1的JTAG測試接口，還用于訪問片上調(diào)試系統(tǒng)和編程，以及六個可選軟件。省電模式。空閑模式停止CPU，同時允許SRAM、定時器/計數(shù)器、SPI端口和中斷系統(tǒng)繼續(xù)工作。斷電模式保存寄存器內(nèi)容，但凍結(jié)振蕩器，禁用所有其他芯片功能，直到下一個中斷或硬件復(fù)位。在省電模式下，異步計時器繼續(xù)運(yùn)行，允許用戶在設(shè)備其余部分休眠時保持計時器基數(shù)。ADC降噪模式停止CPU和除異步定時器和ADC以外的所有I/O模塊，以在ADC轉(zhuǎn)換期間將開關(guān)噪聲降至最低。在待機(jī)模式下，晶體/諧振器振蕩器在設(shè)備其余部分休眠時運(yùn)行。這使得啟動速度非常快，同時功耗也很低。在擴(kuò)展待機(jī)模式下，主振蕩器和異步定時器繼續(xù)運(yùn)行。

　　該設(shè)備是使用Atmel的高密度非易失性存儲器技術(shù)制造的。片上ISP閃存允許程序存儲器通過SPI串行接口、傳統(tǒng)的非易失性存儲器編程器或AVR核心上運(yùn)行的片上引導(dǎo)程序在系統(tǒng)中重新編程。引導(dǎo)程序可以使用任何接口在應(yīng)用程序閃存中下載應(yīng)用程序。啟動閃存部分中的軟件將在應(yīng)用程序閃存部分更新時繼續(xù)運(yùn)行，提供真正的讀寫操作。通過將8位RISC CPU與單片芯片上的系統(tǒng)內(nèi)自編程閃存相結(jié)合，AtmelAtmega128是一款功能強(qiáng)大的微控制器，它為許多嵌入式控制應(yīng)用程序提供了高度靈活和經(jīng)濟(jì)有效的解決方案。

　　ATMega128 AVR支持全套程序和系統(tǒng)開發(fā)工具，包括：C編譯器、宏匯編程序、程序調(diào)試器/模擬器、電路內(nèi)模擬器和評估工具包。

　　ATMega128是一個高度復(fù)雜的微控制器，其中I/O位置的數(shù)量取代了AVR指令集中保留的64個I/O位置。為確保與ATMega103向后兼容，ATMega103中的所有I/O位置在ATMega128中具有相同的位置。大多數(shù)額外的I/O位置都添加在從$60到$FF的擴(kuò)展I/O空間中（即，在ATMega103內(nèi)部RAM空間中）。這些位置只能通過使用ld/lds/ldd和st/sts/std指令來訪問，而不能通過使用in和out指令來訪問。內(nèi)部RAM空間的重新定位對于atmega103用戶來說仍然是一個問題。此外，如果代碼使用絕對地址，增加的中斷向量數(shù)量可能是一個問題。為了解決這些問題，可以通過對保險絲M103C進(jìn)行編程來選擇ATMega103兼容模式。在這種模式下，擴(kuò)展I/O空間中的任何功能都不在使用中，因此內(nèi)部RAM位于ATMega103中。此外，擴(kuò)展的中斷向量也被刪除。

?