本參考手冊(cè)面向應(yīng)用開(kāi)發(fā)人員，提供有關(guān)使用 STM32F405xx/07xx、STM32F415xx/17xx、 STM32F42xxx 和 STM32F43xxx 微控制器存儲(chǔ)器與外設(shè)的完整信息。

　　STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 構(gòu)成一個(gè)微 控制器系列，各產(chǎn)品具有不同的存儲(chǔ)器大小、封裝和外設(shè)。

　　本節(jié)簡(jiǎn)要介紹本文檔中所用首字母縮略詞和縮寫(xiě)詞的定義：

　　● 在本文檔中，將具有 FPU 的 Cortex-M4 內(nèi)核稱(chēng)為 Cortex-M4F

　　● CPU 內(nèi)核集成了兩個(gè)調(diào)試端口：

　　— JTAG 調(diào)試端口 （JTAG-DP） 提供基于聯(lián)合測(cè)試工作組 （JTAG） 協(xié)議的 5 引腳標(biāo)準(zhǔn)接口。

　　— SWD 調(diào)試端口 （SWD-DP） 提供基于串行線(xiàn)調(diào)試 （SWD） 協(xié)議的 2 引腳（時(shí)鐘和數(shù)據(jù)）接口。

　　有關(guān) JTAG 和 SWD 協(xié)議的信息，請(qǐng)參見(jiàn)《Cortex-M4F 技術(shù)參考手冊(cè)》。

　　● 字：32 位數(shù)據(jù)/指令。

　　● 半字：16 位數(shù)據(jù)/指令。

　　● 字節(jié)：8 位數(shù)據(jù)。

　　● 雙字：64 位數(shù)據(jù)。

　　● IAP（在應(yīng)用中編程）：IAP 是指可以在用戶(hù)程序運(yùn)行期間對(duì)微控制器的 Flash 進(jìn)行重新編程。

　　● ICP（在線(xiàn)編程）：ICP 是指可以在器件安裝于用戶(hù)應(yīng)用電路板上時(shí)使用 JTAG 協(xié)議、SWD 協(xié)議或自舉程序?qū)ξ⒖刂破鞯?Flash 進(jìn)行編程。

　　● I-Code：此總線(xiàn)用于將 CPU 內(nèi)核的指令總線(xiàn)連接到 Flash 指令接口。通過(guò)此總線(xiàn)可執(zhí)行預(yù)取操作。

　　● D-Code：此總線(xiàn)用于將 CPU 的 D-Code 總線(xiàn)（數(shù)據(jù)加載和調(diào)試訪問(wèn)）連接到 Flash 數(shù)據(jù)接口。

　　● 選項(xiàng)字節(jié)：存儲(chǔ)于 Flash 中的產(chǎn)品配置位。

　　● OBL：選項(xiàng)字節(jié)加載器。

　　● AHB：高級(jí)高性能總線(xiàn)。

　　● CPU：指 Cortex-M4F 內(nèi)核。

　　系統(tǒng)架構(gòu)

　　主系統(tǒng)由 32 位多層 AHB 總線(xiàn)矩陣構(gòu)成，可實(shí)現(xiàn)以下部分的互連：

　　● 八條主控總線(xiàn)：

　　— Cortex?-M4F 內(nèi)核 I 總線(xiàn)、D 總線(xiàn)和 S 總線(xiàn)

　　— DMA1 存儲(chǔ)器總線(xiàn)

　　— DMA2 存儲(chǔ)器總線(xiàn)

　　— DMA2 外設(shè)總線(xiàn)

　　— 以太網(wǎng) DMA 總線(xiàn)

　　— USB OTG HS DMA 總線(xiàn)

　　● 七條被控總線(xiàn)：

　　— 內(nèi)部 Flash ICode 總線(xiàn)

　　— 內(nèi)部 Flash DCode 總線(xiàn)

　　— 主要內(nèi)部 SRAM1 （112 KB）

　　— 輔助內(nèi)部 SRAM2 （16 KB）

　　— 輔助內(nèi)部 SRAM3 （64 KB）（僅適用于 STM32F42xxx 和 STM32F43xxx 器件）

　　— AHB1 外設(shè)（包括 AHB-APB 總線(xiàn)橋和 APB 外設(shè)）

　　— AHB2 外設(shè)

　　— FSMC