第 1 章使用手冊(cè)指南. 12
序 ............ 12
緒論 ........ 15
手冊(cè)的使用 ........... 16
本書的結(jié)構(gòu) ... 16
形式? 17
構(gòu)造和運(yùn)行實(shí)例? 17
實(shí)例代碼 ....... 18
獲取手冊(cè)的套件? 19
符號(hào)說(shuō)明? 19
組件? 20
接口? 20
互連? 22
通道? 23
總結(jié)? 23
命名慣例? 23
第 2 章驗(yàn)證原理......... 28
兩個(gè)問(wèn)題? 29
測(cè)試平臺(tái)? 31
第一個(gè)測(cè)試平臺(tái) ... 34
第二個(gè)測(cè)試平臺(tái) ... 41
第 3 章 AVM綜述........ 46
驗(yàn)證構(gòu)件? 46
同心圓的測(cè)試平臺(tái)架構(gòu)? 46
處理器（Transactor） ... 48
環(huán)境組件 ....... 49
分析組件 ....... 49
控制器 ........... 50
兩個(gè)域 .... 50
面向?qū)ο?a href='http://m.xsypw.cn/v/tag/1315/' target='_blank' class='arckwlink_none'>編程風(fēng)格 .... 51
作為組件的對(duì)象? 51
繼承? 54
接口? 55
總結(jié) ........ 58
第 4 章 TLM介紹......... 58
事務(wù)的定義 ........... 59
表示事務(wù)? 60
事務(wù)對(duì)象? 60
事務(wù)級(jí)模塊和驗(yàn)證 .... 63
簡(jiǎn)介 63
參考模型 ....... 64
說(shuō)明? 65
主要概念 ....... 65
SystemVerilog實(shí)現(xiàn)......... 66
SystemC實(shí)現(xiàn). 68
Get .......... 70
說(shuō)明? 71
主要概念 ....... 71
SystemVerilog實(shí)現(xiàn)......... 72
SystemC實(shí)現(xiàn). 73
請(qǐng)求/響應(yīng) 75
說(shuō)明? 75
主要概念 ....... 75
SystemVerilog實(shí)現(xiàn)......... 76
SystemC實(shí)現(xiàn). 78
FIFO ....... 81
說(shuō)明? 81
主要概念 ....... 81
SystemVerilog實(shí)現(xiàn)......... 82
SystemC實(shí)現(xiàn). 85
雙向通訊? 88
說(shuō)明? 88
主要概念 ....... 88
SystemVerilog實(shí)現(xiàn)......... 90
SystemC實(shí)現(xiàn). 93
事務(wù)級(jí)總線 ........... 95
說(shuō)明? 95
主要概念 ....... 95
SystemC實(shí)現(xiàn). 96
第 5 章 SystemVerilog 中的AVM機(jī)制 105
接口 ...... 105
SystemVerilog 接口..... 105
SystemVerilog虛擬接口........... 106
純虛接口類 . 107
端口和輸出 ......... 108
端口 ............. 108
輸出端口 ..... 108
環(huán)境類 .. 109
連接階段 ............. 111
不分層次的綁定 .......... 111
端口，輸出口和繼承 .. 113
連接分析端口 .. 117
虛擬接口和avm_env.... 121
總結(jié) ...... 124
第 6 章測(cè)試基本原理.. 125
一個(gè)存儲(chǔ)器的測(cè)試平臺(tái) ...... 125
說(shuō)明 ............. 125
主要概念 ..... 125
監(jiān)視器結(jié)構(gòu) . 126
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 126
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 128
帶獨(dú)立驅(qū)動(dòng)器的存儲(chǔ)器測(cè)試 .......... 130
說(shuō)明 ............. 130
主要概念 ..... 130
事務(wù)級(jí)激勵(lì)發(fā)生器 ...... 131
驅(qū)動(dòng)器結(jié)構(gòu) . 131
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 132
說(shuō)明 ............. 137
主要概念 ..... 137
驅(qū)動(dòng)器設(shè)計(jì) . 137
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 137
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 139
測(cè)試平臺(tái)中的雙向通訊 ...... 142
說(shuō)明 ............. 142
主要概念 ..... 142
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 142
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 146
第 7 章完成測(cè)試....... 150
記分板 .. 150
說(shuō)明 ............. 151
主要概念 ..... 151
分析端口 ..... 151
記分板 ......... 152
SystemVerilog基于類的實(shí)現(xiàn)細(xì)節(jié)......... 153
SystemVerilog基于模塊的實(shí)現(xiàn)細(xì)節(jié)..... 155
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 156
覆蓋率 .. 159
說(shuō)明 ............. 159
主要概念 ..... 159
覆蓋率和覆蓋率采集器 .......... 160
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 160
SystemVerilog基于模塊的實(shí)現(xiàn)細(xì)節(jié)..... 162
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 164
產(chǎn)生錯(cuò)誤 ............. 165
說(shuō)明 ............. 166
主要概念..... 166
構(gòu)造錯(cuò)誤驅(qū)動(dòng)器 .......... 166
SystemVerilog基于類的實(shí)現(xiàn)細(xì)節(jié)......... 168
SystemVerilog基于模塊的實(shí)現(xiàn)細(xì)節(jié)..... 169
SystemC實(shí)現(xiàn)細(xì)節(jié)........ 171
第 8 章逐步替換..... 173
事務(wù)級(jí)FPU.......... 174
說(shuō)明 ............. 174
主要概念 ..... 174
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 175
FPU RTL ............. 179
說(shuō)明 ............. 179
主要概念 ..... 181
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 182
FPU golden模型.. 188
說(shuō)明 ............. 188
主要概念 ..... 189
SystemVerilog 實(shí)現(xiàn)細(xì)節(jié)......... 189
SystemC 實(shí)現(xiàn)細(xì)節(jié)...... 190
第 9 章有約束的隨機(jī)驗(yàn)證...... 191
CRV方法概述..... 191
定向測(cè)試 ..... 191
有約束的隨機(jī)驗(yàn)證 ...... 192
約束隨機(jī)中的定向測(cè)試 .......... 193
技術(shù)基礎(chǔ) ..... 193
以對(duì)象為導(dǎo)向的隨機(jī)化 ...... 197
以對(duì)象為導(dǎo)向的基礎(chǔ) .. 197
給對(duì)象增加隨機(jī)性 ...... 199
用繼承法的層次約束 .. 200
管理約束 ............. 201
動(dòng)態(tài)修改約束 .. 201
過(guò)度約束 ..... 202
隱含 ............. 204
分配和求解順序 .......... 205
約束中的有用操作 .. 206
設(shè)定成員資格 .. 206
高級(jí)話題 ............. 209
類群 ............. 209
狀態(tài)決定約束實(shí)例 ...... 211
第 10 章基于斷言的監(jiān)視器. 212
基于斷言的監(jiān)視器 .. 212
說(shuō)明 ............. 213
主要概念 ..... 213
基于斷言的協(xié)議監(jiān)視器實(shí)例.. 214
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 216
基于斷言檢查器的測(cè)試 ...... 221
說(shuō)明 ............. 221
主要概念 ..... 221
SystemVerilog實(shí)現(xiàn)細(xì)節(jié)........... 222
附錄A SystemVerilog AVM庫(kù)..... 226
引言 ...... 226
報(bào)告 ...... 226
基本報(bào)告方法 .. 226
冗余級(jí) ......... 227
動(dòng)作 ............. 227
文件輸出 ..... 229
報(bào)告格式化程序 .......... 230
構(gòu)造模塊 ............. 231
avm_named_component ........... 231
avm_verification_component ... 236
avm_env....... 238
核心AVM類和組件. 239
avm_transaction 239
avm_stimulus.... 240
analysis_if 和 analysis_port.... 241
avm_in_order_comparator........ 243
avm_subscriber. 244
TLM庫(kù).. 245
TLM接口..... 245
TLM通道..... 246
附加的AVM組件 248
avm_algorithmic_comparator... 248
avm_global_analysis_ports....... 250
使用模板問(wèn)題 ..... 250
使用完好的過(guò)程控制 .. 251
事務(wù)，便捷方法和定向測(cè)試 .. 254
可復(fù)制的隨機(jī)激勵(lì) ...... 255
編碼技術(shù) ............. 255
包和多級(jí)繼承 .. 256
策略類 ......... 258
附錄B ........... 261
參考書目 ............. 261