analog公司的AD6659是一款混合信號雙通道中頻接收機，支持需要兩條接收機信號路徑的無線電拓撲結構，例如主信號/分集通道或直接變頻。該通信系統處理器由兩個高能性模數轉換器(ADC)和噪聲整形再量化器(NSR)數字模塊組成。AD6659專為支持各種需要高動態范圍性能和小尺寸的通信應用而設計。

高動態范圍ADC內核采用多級、差分流水線架構，并集成了輸出糾錯邏輯。各ADC的差分流水線第一級采用寬帶寬開關電容采樣網絡。集成基準電壓源可簡化設計。

各ADC輸出從內部連接至NSR模塊。集成NSR電路可以改善奈奎斯特區域內的小頻段SNR使能NSR特性后，ADC輸出經過處理，增強了AD6659在奈奎斯特帶寬有限區域內的SNR性能，同時可以保持12位輸出分辨率。NSR模塊通過編程可提供采樣時鐘20%的帶寬。例如，采樣時鐘速率為80 MSPS時，AD6659對9.7 MHz AIN下的16 MHz帶寬最高可實現81.5 dBFS SNR。

禁用NSR模塊后，ADC數據直接提供至輸出，輸出分辨率為12位。在此模式下，AD6659對整個奈奎斯特帶寬最高可實現72 dBFS SNR。

經過數字處理，輸出數據路由至兩個支持1.8 V或3.3 V CMOS電平的12位輸出端口。AD6659接收機可對寬頻譜的中頻頻率進行數字化處理。每個接收機均設計成可同時接收主通道和分集通道。與傳統模擬技術或集成度較低的數字方法相比，這種中頻采樣架構大大降低了器件成本和復雜性。

AD6659還可選用集成直流失調校正和正交誤差校正(QEC)模塊，用于校正兩個通道之間的增益和相位失配。在直接變頻接收機等復數信號處理應用中，此功能模塊可發揮重要作用。

該ADC內置多種功能特性，可使器件的靈活性達到最佳、系統成本最低，例如可編程時鐘與數據對準、生成可編程數字測試碼等。可獲得的數字測試碼包括內置固定碼和偽隨機碼，以及通過串行端口接口(SPI)輸入的用戶自定義測試碼。

采用一個差分時鐘輸入來控制所有內部轉換周期。可選的占空比穩定器(DCS)用來補償較大的時鐘占空比波動，同時保持出色的ADC總體性能。

數字輸出數據格式為偏移二進制、格雷碼或二進制補碼。每個ADC通道均有一個數據輸出時鐘(DCO)，用來確保接收邏輯具有正確的鎖存時序。該器件支持1.8 V和3.3 V兩種CMOS電平，輸出數據可以在單條輸出總線上多路復用。

AD6659采用64引腳LFCSP封裝，符合RoHS標準，額定溫度范圍為?40°C至+85°C工業溫度范圍。

應用
通信
分集無線電系統
多模式數字接收機

3G, W-CDMA, LTE, CDMA2000, TD-SCDMA, MC-GSM
I/Q 解調系統
智能天線系統
電池供電儀表
通用軟件無線電