系統(tǒng)架構(gòu)師必須解決高性能系統(tǒng)應(yīng)用的一些復(fù)雜問題，包括體系結(jié)構(gòu)、算法和功能范圍。一般而言，這些應(yīng)用中一個(gè)基本的問題是存儲器，作為系統(tǒng)性能的瓶頸和挑戰(zhàn)經(jīng)常位于存儲器的體系結(jié)構(gòu)中。由于外部存儲器需要更快的速度，信號完整性就變得更加困難。較新的器件已經(jīng)添加了一些功能來解決這個(gè)問題。Altera FPGA 也支持專用I/O 電路、各種I/O 標(biāo)準(zhǔn)支持和專業(yè)的知識產(chǎn)權(quán)（IP）。

　　當(dāng)選擇外部存儲器件時(shí)，請考慮以下的因素：

　　■ 帶寬和速度

　　■ 成本

　　■ 數(shù)據(jù)存儲容量和能力

　　■ 延遲

　　■ 功耗

　　因?yàn)闆]有一個(gè)存儲器類型可以在每個(gè)區(qū)域突出，系統(tǒng)架構(gòu)師必須為他們的設(shè)計(jì)確定適當(dāng)?shù)钠胶狻?/p>

　　FPGA 的成本是選擇適合設(shè)計(jì)的器件系列的一個(gè)主要因素。Stratix FPGA 系列實(shí)現(xiàn)業(yè)界最高的帶寬和密度。對于高端應(yīng)用而言，它在低成本的基礎(chǔ)上實(shí)現(xiàn)了最高級別的系統(tǒng)集成和高度靈活性，以及最低總功耗。通過結(jié)合高密度、高性能和豐富的功能，Stratix 系列FPGA 幫助您集成更多的功能和最大化系統(tǒng)帶寬。

　　Altera 的Arria FPGA 系列設(shè)計(jì)用于實(shí)現(xiàn)成本、功耗和性能之間的平衡。該器件系列主要應(yīng)用于成本和功耗敏感的收發(fā)器。Arria FPGA 系列提供豐富的存儲器、邏輯和數(shù)字信號處理（DSP） 模塊功能，結(jié)合高至10G 收發(fā)器優(yōu)異的信號完整性，幫助您集成更多的功能和最大化系統(tǒng)帶寬。

　　Cyclone FPGA 系列設(shè)計(jì)用于最低功耗和對成本敏感的設(shè)計(jì)的需要。Cyclone FPGA 系列在各種領(lǐng)域的應(yīng)用中為市場提供系統(tǒng)成本最低和功耗最低的FPGA 解決方案。

　　Altera 器件支持兩種常見的高速存儲器類型— 動(dòng)態(tài)隨機(jī)訪問存儲器（DRAM） 和靜態(tài)隨機(jī)訪問存儲器（SRAM）。常用的DRAM 器件包括DDR、DDR2、DDR3 SDRAM、LPDDR2 和RLDRAM II，而SRAM 器件包括QDR II 和QDR II+ SRAM。

　　如何改善系統(tǒng)的信號完整性，以及在系統(tǒng)中成功實(shí)現(xiàn)DDR2 或者DDR3 SDRAM接口提供了布局指南。

　　DDR3 SDRAM 是DDR SDRAM 系列的第三代，它提供了更低的功耗、更高的數(shù)據(jù)帶寬以及通過多個(gè)片上匹配（ODT） 選擇增強(qiáng)了信號的質(zhì)量，并且在和現(xiàn)有DDR2 SDRAM 標(biāo)準(zhǔn)保持部分向后兼容的基礎(chǔ)上提供輸出驅(qū)動(dòng)阻抗控制。

　　由于存儲器接口性能的增加， 電路板設(shè)計(jì)人員必須更加注意接收器上觀測到的信號質(zhì)量，這是因?yàn)榈唾|(zhì)量的發(fā)送信號可能大幅度降低接收器上數(shù)據(jù)總的有效裕量。圖4-1顯示了在接收器上觀測到的理想和真實(shí)信號之間的區(qū)別。