在開發板上實現 LCD1602 顯示 PS/2 鍵盤的鍵值，熟悉并掌握液晶 1602 顯示屏的使用方法及 PS/2 鍵盤的接口標準，學習利用 Verilog-HDL 語言編寫有限狀態機實現較為復雜的設計與應用。

　　PS/2 鍵盤采用 2 線串行總線與 FPGA 進行通信，PS/2 總線包括時鐘信號和數據信號。鍵盤采用 11 位的串行數據與 FPGA 進行通信，包括一個起始位、8 個數據位、奇偶校驗位和停止位。首先簡單介紹一下實現接收 PS/2 鍵盤發送的數據和顯示按鍵數字或字母功能模塊的輸入和輸出端口信號。其中 clk、rst 分別是 50MHZ 時鐘和復位輸入信號，rst 低電平有效，lcd_rs、lcd_rw、lcd_e和 data 分別為與液晶顯示屏控制芯片連接的控制信號。lcd_rs 為寄存器選擇控制輸出信號，當 lcd_rs 為低電平時，表示數據總線傳輸的是命令控制信號，當 lcd_rs 為高電平時，表示數據總線傳輸的是數據信號；lcd_rw 為讀/寫控制輸出信號，當 lcd_rw 為低電平時，表示向液晶顯示屏控制芯片寫數據，反之，為讀取數據；lcd_e 為讀/寫操作允許控制脈沖輸出信號，高電平有效；data為數據信號。PS 2CK 信號是 PS/2 鍵盤的時鐘信號，PS 2DK 信號是 PS/2 鍵盤的數據信號。

　　設計分為分頻模塊、接收 PS/2 鍵盤發送的數據模塊和字符顯示模塊，分頻模塊主要是對 50MHZ 系統時鐘信號進行分頻，接收鍵盤掃描編碼數據模塊，需要正確接收鍵盤發送的串行數據，然后將鍵盤掃描編碼數據轉換為液

　　晶顯示屏顯示字符的編碼數據。字符顯示控制部分是利用上節實驗的程序稍加修改即可顯示鍵盤掃描編碼數據對應的字符。