本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA入門系列實(shí)驗(yàn)教程之液晶1602顯示和相關(guān)資料合集免費(fèi)下載還包括了：1602 LCD字符模塊使用手冊(cè)，程序，1602液晶說(shuō)明

　　1. 實(shí)驗(yàn)任務(wù)

　　在開(kāi)發(fā)板上實(shí)現(xiàn)液晶1602顯示熟悉并掌握液晶 1602 顯示屏的使用方法，學(xué)習(xí)利用 Verilog-HDL 語(yǔ)言編寫(xiě)有限狀態(tài)機(jī)實(shí)現(xiàn)較為復(fù)雜的設(shè)計(jì)與應(yīng)用。

　　2. 實(shí)驗(yàn)環(huán)境

　　硬件實(shí)驗(yàn)環(huán)境為艾米電子工作室型號(hào) EP2C8Q208C8 增強(qiáng)版開(kāi)發(fā)套件。軟件實(shí)驗(yàn)環(huán)境為 Quartus II 8.1 開(kāi)發(fā)軟件。

　　3. 實(shí)驗(yàn)原理

　　本實(shí)驗(yàn)采用的是一個(gè) 2 行 16 字符液晶顯示屏 LCD，它由 HD44780、HD44100 及幾個(gè)電阻電容組成，詳細(xì)資料參考液晶 1602 字符模塊使用手冊(cè)，這里不再累述。用 Verilog-HDL 語(yǔ)言描述一個(gè)控制液晶顯示屏顯示字符的電路，首先簡(jiǎn)要介紹一下電路的輸入和輸出信號(hào)。其中，clk、rst 分別是 50MHZ時(shí)鐘和復(fù)位輸入信號(hào)，rst 低電平有效，lcd_rs、lcd_rw、lcd_e 和 data 分別為與液晶顯示屏控制芯片連接的控制信號(hào)。lcd_rs 為寄存器選擇控制輸出信號(hào)，當(dāng) lcd_rs 為低電平時(shí)，表示數(shù)據(jù)總線傳輸?shù)氖敲羁刂菩盘?hào)，當(dāng) lcd_rs 為高

　　電平時(shí)，表示數(shù)據(jù)總線傳輸?shù)氖菙?shù)據(jù)信號(hào)；lcd_rw 為讀/寫(xiě)控制輸出信號(hào)，當(dāng)lcd_rw 為低電平時(shí)，表示向液晶顯示屏控制芯片寫(xiě)數(shù)據(jù)，反之，為讀取數(shù)據(jù)；lcd_e 為讀/寫(xiě)操作允許控制脈沖輸出信號(hào)，高電平有效；data 為數(shù)據(jù)信號(hào)。然后介紹一下 FPGA 向液晶顯示屏控制芯片發(fā)送指令的流程，上電后，必須傳送給液晶顯示屏控制芯片初始化命令，初始化結(jié)束后，還要傳輸指定地址、計(jì)數(shù)器地址和顯示字符的編碼數(shù)據(jù)，。接通電源后，F(xiàn)PGA 向液晶顯示屏控制芯片發(fā)送指令的流程如下圖所示。