本文檔的主要內容詳細介紹的是ALTERA公司的DE1 SoC FPGA開發板的培訓教程免費下載包括了：第1章 DE1-SOC 快速入門，第2章 DE1-SOC 硬件實驗，第3章 DE1-SOC 軟件實驗（二），第4章 DE1-SOC 軟件實驗（二），第5章 DE1-SOC 軟件實驗（三），第6章 進階實驗，第7章 DS-5 （ALTERA EDTION） 應用設計

　　Quartus II 是進行 Altera FPGA/CPLD 開發最基本也是最重要的一套工具， 從設計的輸入到系統合成進而產生編譯文件都由此套工具完成。 需要安裝的軟件版本為： Quartus II Web 版本 v13.1。

　　DE1-SoC 開發板上的 Target FPGA 使用了 Altera Cyclone V SoC FPGA. Cyclone? V SoC FPGA 在一個基于 ARM 的用戶可定制芯片系統（SoC）中集成了分立處理器（HPS）、FPGA 和數字信號處理（DSP）功能。HPS 是基于 ARM Cortex-A9 Dual-core 處理器，具有豐富外設和存儲接口（DDR2/3）等。雖然 HPS 和 FPGA 能夠獨立工作，但是他們通過高性能 AXI 總線橋接（bridge）實現高速寬帶行數據通信，這個總線是雙向的，HPS 總線主機能夠通過 HPS 至 FPGA 橋接訪問 FPGA 架構中的總線及其外設。所有橋接兼容 AXI-3/4，支持同時讀寫操作，相似的，FPGA 架構中的總線主機能夠通過 FPGA 至 HPS 橋接訪問 HPS 總線及其外設。所以 FPGA 系統設計將會以更佳的性能和靈活性呈現給設計者。

　　本文將會指導用戶如何在 DE1-SoC 上運行 embedded Linux system，基于 linux system 編寫示例應用程序，實現 HPS 控制 FPGA 總線（Avalon memory-mapped，以下簡稱 avmm）相連的 LED。通過這個實驗用戶可以了解如下相關知識：

　　? 建立一個 SoC based FPGA hardware 系統

　　? HPS 組件在 Qsys 內的設定（based on DE1-SoC board）

　　? FPGA avmm 外設和 HPS 橋接

　　? 生成 Preloader 和 Device Tree（based on DE1-SoC board）

　　? 編譯 linux 應用程序

　　? Linux 下控制 HPS 的外設

　　? HPS 總線到 FPGA 總線的 Address Mapping

　　? HPS 控制 FPGA 端的 LED（based on DE1-SoC board）

　　基于 SoC 的 FPGA 嵌入式系統硬件與軟件的開發流程如圖 2-1 所示。首先要基于 Qsys 規劃系統需要的外設，包括 HPS 與 FPGA 各自的接口。HPS 外設只需要根據 DE1-SoC 硬件屬性進行設定即可，FPGA 外設依舊是通過 IP 模塊的方式添加。然后建立各個模塊間的連接（時鐘，復位，總線），最后產生出硬件與軟件開發各自所需的檔案。

?

　　硬件開發和以往傳統的基于 NiosII 的 FPGA 設計流程相同，使用 Quartus 加入 Qsys 以及用戶邏輯，然后設定 FPGA 管腳分配，最后綜合編譯產生 .sof 編程檔案。軟件的開發則通過 Altera 的 SoCEDS 開發工具將 Qsys 所做的 HPS 硬件設定轉換成產生 Preloader、uboot 和 Device Tree 所需的輸入文件。這些文件可以協助 HPS 在 DE1-SoC 上運行 embedded linux system，linux 內核解析需要掛載硬件外設并完成 boot。然后開發基于 linux 操作系統的應用程序并在 DE1-SoC 上運行。應用程序可以實現 HPS 和 FPGA 協同工作完成定制化設計。首先大致介紹下 Boot SD card 的制作流程，一般從系統設計開始到生成一個可以 boot linux 操作系統的 SD Card，其所需要的軟件工具與生成檔案與如