可編程邏輯器件的發展歷史

　　早可編程邏輯器件主要有：只讀存貯器（PROM）、紫外線可擦除只讀存貯器（EPROM）和電可擦除只讀存貯器（EEPROM）三種。結構簡單，只能完成簡單的數字邏輯功能PAL、PLA結構稍復雜，由一個可編程的“與”平面和一個固定的“或”平面構成，都可以現場可編程，兩個平面的連接關系也可編程，能以乘積和的形式完成大量的組合邏輯功能 。

　　通用陣列邏輯GAL （Generic Array Logic），采用了EEPROM工藝，實現了電可擦除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性。

　　早期PLD實現速度特性較好的邏輯功能，但其過于簡單的結構也使它們只能實現規模較小的電路

　　20世紀80年代中期，推出 CPLD（Complex Programmab1e Logic Dvice）和與標準門陣列類似的FPGA（Field Programmable Gate Array）

　　FPGA／CPLD的規模比較大，它可以替代幾十甚至幾千塊通用IC芯片。相當一個子系統部件 。

　　FPGA/CPLD結構由三大部分組成的。1.一個二維的邏輯塊陣列，構成了PLD器件的邏輯組成核心。2.輸入／輸出塊。3.連接邏輯塊的可編程內部連線資源。連線資源：由各種長度的連線線段組成，其中有一些可編程的連接開關，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。

　　對用戶而言，CPLD與FPGA的內部結構稍有不同，但用法一樣，所以多數情況下，不加以區分。

　　用戶可以反復編程、擦除、使用或者在外圍電路不動的情況下用不同的開發軟件在FPGA上實現不同的邏輯功能。

　　隨著VlSI工藝的不斷提高，單一芯片內部可以容納上百萬個晶體管， FPGA／CPLD芯片的規模也越來越大，其單片邏輯門數已達到上百萬門，實現的功能也越來越強，同時也可以實現系統集成。FPGA／CPLD芯片在出廠之前都做過百分之百的測試，不需要設計人員承擔投片風險和費用，設計人員只需在自己的實驗室里就可以通過相關的軟硬件環境來完成芯片的最終功能定義。所以， FPGA／CPLD的資金投入小，節省了許多潛在的花費。用戶可以反復地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實現不同的功能。用FPGA／PLD 試制樣片，能以最快的速度占領市場。

　　FPGA／CPLD軟件包中有各種輸入工具和仿真工具，及版圖設計工具和編程器等全線產品，電路設計人員在很短的時間內就可完成電路的輸入、編譯、優化、仿真，直至最后芯片的制作。 當電路有少量改動時，更能顯示出FPGA／CPLD的優勢。電路設計人員使用FPGA／CPLD進行電路設計時，不需要具備專門的IC（集成電路）深層次的知識， FPGA／CPLD軟件易學易用，可以使設計人員更能集中精力進行電路設計，快速將產品推向市場。