一、設(shè)計目的

　　1. 進(jìn)一步掌握 QUARTUⅡS軟件的使用方法；

　　2. 會使用VHDL語言設(shè)計小型數(shù)字電路系統(tǒng)；

　　3. 掌握應(yīng)用 QUARTUⅡS軟件設(shè)計電路的流程；

　　4. 掌握電子搶答器的設(shè)計方法。

　　二、設(shè)計要求

　　1. 系統(tǒng)總體設(shè)計

　　（1）設(shè)計一個可以容納四組參賽隊進(jìn)行比賽的電子搶答器。

　　（2）具有第一搶答信號的鑒別和鎖存功能。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。同時，電路處于自鎖存狀態(tài)，使其他組的搶答器按鈕不起作用。

　　（3）具有計時功能。在初始狀態(tài)時，主持人可以設(shè)置答題時間的初始值。在主持人對搶答組別進(jìn)行確認(rèn)，并給出倒計時記數(shù)開始信號以后，搶答者開始回答問題。此時，顯示器從初始值開始倒計時，計到0 時停止計數(shù)，同時揚聲器發(fā)出超時警報信號。若參賽者在規(guī)定的時間內(nèi)回答完問題，主持人可以給出計時停止信號，以免揚聲器鳴叫。

　　（4）具有計分功能。在初始狀態(tài)時，主持人可以給每組設(shè)置初始分值。每組搶答完畢后，由主持人打分，答對一次加1 分，答錯一次減1 分。

　　（5）設(shè)置一個系統(tǒng)清除開關(guān)，該開關(guān)由主持人控制。

　　（6）具有犯規(guī)設(shè)置電路。超時搶答者，給予鳴喇叭警示，并顯示規(guī)范組別。

　　2. 設(shè)計方案

　　系統(tǒng)的輸入信號有：各組的搶答按鈕A、B、C、D，系統(tǒng)允許搶答信號STA，系統(tǒng)清零信號RST，計分時鐘信號CLK，加分按鈕端ADD、en，減分端SUB、sta ，計時使能端en時鐘信號clk， 復(fù)位rst ；系統(tǒng)的輸出信號有：四個組搶答成功與否的指示燈控制信號輸出口可用a1、b1、c1、d1 表示，四個組搶答時的計時數(shù)碼顯示控制信號，搶答成功組別顯示的控制信號，各組計分顯示的控制信號。整個系統(tǒng)至少有三個主要模塊：搶答鑒別模塊；搶答計時模塊；搶答計分模塊，其他功能模塊（輸出顯示模塊） 。