隨著科學技術的發展，以前的年歷已發展成現在的電子萬年歷，它開始采用數字電路實現的，電路復雜，精確度差，每天都需要調時，由于數字集成電路的發展和石英晶體振蕩器的廣泛應用，使得它的電路越來越簡單，精度越來越高，現在的電子萬年歷一般都是集成芯片和軟件結合實現，電路簡單，制作方法簡單，帶來了極大的便利

　　二十一世紀的今天，最具有代表性的計時產品就是電子萬年歷，它是近代世界鐘表業界的第三次革命。前兩次革命是擺和擺輪游絲的發明，以及石英晶體振蕩器的應用，第三次革命就是單片機數碼計時技術應用，使得從原來傳統指針計時的方式發展為人們日常更為熟悉的夜光數字顯示方式，直觀明了，并增加了全自動日期，星期，溫度以及其他日常附屬信息的顯示功能，它更符合消費者的生活需求！因此，電子萬年歷的出現帶來了鐘表計時業界跨越性的進步。

　　現場可編程門陣列（Field Programmable Gate Array）簡稱FPGA，復雜可編程邏輯器件（Complex Programmable Logic Device）簡稱CPLD［4］。FPGA和CPLD的功能是基本相同，只是它們的原理不同，通常可忽略它們的差異。FPGA/CPLD可以完成數字器件的功能。FPGA/CPLD就像一頁白紙，設計師使用原理圖輸入的方法或VHDL等設計數字系統。通過仿真軟件可以提前驗證整個設計的正確性和可行性。通過使用硬件描述語言（Verilog 或VHDL）完成電路的設計。經過EDA軟件的綜合和布局，可以把程序燒進FPGA芯片中進行測試。通過FPGA來實現IC設計主流。許多基礎的邏輯門電路（例如與門、或門、異或、非門）或者復雜一些電路（比如編碼器或者數學方程式）都可以通過可編輯器件來實現。

　　和ASIC（專用集成芯片）相比較的話，FPGA的速度則要慢很多。對于一些復雜的設計，不僅完成有困難，在消耗上也不節能。

　　CPLD器件的編程結構在乘積項的基礎上。即固定的或陣列和可編程的與陣列組成。FPGA則是使用可編程的查找表（Look Up Table ，LUT）結構。LUT則是可編程的最小邏輯構成單元。大部分的FPGA是基于SRAM的查找表邏輯結構。可通過一個具有N輸入變量的LUT實現具有N個輸入變量的邏輯功能。例如，N輸入“與”、N輸入“異或”等。

　　顯而易見，N的值不能太大。否則LUT的利用率會大打折扣。

　　FPGA的結構是掩膜可編程的門陣列。FPGA的結構是由內部的邏輯功能塊排成的陣列。使用內部的互連資源把這些邏輯的功能塊連接起來，以便來實現不一樣的電路的設計。一般情況下，FPGA是通過3種可編程的電路和一個SRAM（隨機靜態存儲器）構成。可編程邏輯模塊（CLB——Configurable Logic Block）、輸入/輸出模塊（IOB--I/O Block）和互連資源（IR—Interconnect Resource）組成了FPGA的3種可編程電路。

　　（1）可編程邏的輯模塊中具有不同的數據選擇器（四選一、二選一等）。可以通過對CLB內部的數據選擇器進行編程。通過編程可以控制數據選擇器的地址信號，以便實現相應電路所需的結構。

　　（2）IOB是輸入輸出模塊的簡稱。它主要是用來提供器件的引腳和芯片的內部的邏輯陣列之間的連接。輸入觸發器/緩沖器和輸出鎖存/觸發器共同組成IOB的內部結構。通常都是由一個IOB來控制一個引腳。IOB既可以有輸入功能，也可以是輸出功能，或者是雙向I/O功能。

　　（3）IR可以將FPGA的內部CLB相互連接起來。以此來組成復雜的電路系統。IR主要是由很多的金屬線段構成的。這些金屬線段包含了可編程開關。為了實現多種電路的連接，可以通過自動布線來實現。