FPGA Express將VHDL描述轉換并優化為內部門級等效格式。然后針對給定的FPGA技術編譯此格式。

　　要使用VHDL，請熟悉以下概念：

　　?硬件描述語言

　　?關于VHDL

　　?關于FPGA Express

　　?使用FPGA Express

　　?設計過程模型

　　美國國防部，作為其超高速集成電路（VHSIC）計劃的一部分，于1982年開發了VHSIC HDL（VHDL）。VHDL描述了數字電路設計的行為、功能、輸入和輸出。VHDL在風格和語法上與現代編程語言相似，但包含許多特定于硬件的結構。

　　FPGA Express讀取并解析支持的VHDL語法。第11章，“HDL構造”列出了所有VHDL構造，并包括為每個構造提供的synopsys支持級別。

　　硬件描述語言（HDL）用來描述離散電子系統的結構和行為系統.HDLs是為了應對日益復雜的設計而開發的。從機器代碼（晶體管和焊料），到匯編語言（網表），再到高級語言（HDL），軟件描述語言的發展常常有相似之處

　　自上而下，基于HDL的系統設計在大型項目中最有用，在大型項目中，有幾個設計師或設計師團隊在工作高密度脂蛋白提供結構化開發。在做出了主要的體系結構決策，并且確定了主要組件及其連接之后，可以獨立地進行子項目的工作。

　　HDL通常支持混合級別的描述，其中結構或網表構造可以與行為或算法混合描述。使用這種混合級別的功能，可以在高抽象級別上描述系統架構；然后逐步將設計細化為特定的組件級或門級實現?；蛘?，您可以將HDL設計描述讀入FPGA Express，然后指導編譯器自動合成門級實現。