ADS8364 是高速， 低功耗， 六通道同時采樣和轉(zhuǎn)換的十六位模數(shù)轉(zhuǎn)換器。
采用+5V 工作電壓。80dB 共模抑制的全差分輸入通道。還包括六個4us 連續(xù)
近似的模數(shù)轉(zhuǎn)換器， 六個差分采樣放大器， 帶REFIN 和REFOUT 引腳的內(nèi)部
+2.5V 參考電壓。以及高速并行接口。六個模擬輸入分為三組（ A,B 和C）每
個輸入端有一個ADCs 和保持信號用來保證幾個通道能同時進(jìn)行采樣和轉(zhuǎn)換。
差分輸入范圍可從-VREF 到+VREF 之間變化。
ADS8364 的六個十六位ADCs 可以成對的同時工作。三個保持信號
（ HOLDA ， HOLDB ， HOLDC ） 可以啟動指定通道的轉(zhuǎn)換。三個保持信號同
時被選通時， 轉(zhuǎn)換結(jié)果保存在六個寄存器中， 對于每一個讀操作ADS8364 輸
出十六位數(shù)據(jù)， 地址/模式信號（ A0,A1,A2） 可以選擇如何從ADS8364 讀取
數(shù)據(jù)。地址/模式信號可以選擇單通道， 單周期或FIFO 模式。使ADS8364 的
HOLDX 保持至少20ns 的低電平， 轉(zhuǎn)換開始。這個低電平可使各個通道的采
樣保持放大器同時處于保持狀態(tài)從而每個通道開始轉(zhuǎn)換。轉(zhuǎn)換結(jié)果被存入輸
出寄存器后引腳EOC 的輸出將保持半個時鐘周期的低電平。通過置RD 和
CS 低電平， 數(shù)據(jù)可以讀出到并行輸出總線。
ADS8364 取樣/保持模塊，即使以最大吞吐率工作，它的輸入帶寬大于ADC
的奈奎斯特頻率。典型的帶寬是300-MHz。在正常操作時，REFOUT 與REFIN
連接可以為ADS8364 提供+2.5V 的參考電壓。ADS8364 本身產(chǎn)生的噪聲是很
小的， 但是為了得到更好的性能， 輸入信號的噪聲峰值必須小于50uV。
當(dāng)外部時鐘采用5-MHz 時，ADS8364 的轉(zhuǎn)換時間是3.2us， 對應(yīng)的采集時
間是 0.8us。為了得到最大的輸出數(shù)據(jù)率， 讀取數(shù)據(jù)可以在下一個轉(zhuǎn)換期間
進(jìn)行。