超低功耗電子電路系統(tǒng)設(shè)計(jì)原則
以手機(jī)為代表的電池供電電路的興起，為便攜式儀表開創(chuàng)了一個(gè)新的紀(jì)元。超低功耗電路系統(tǒng)(包括超低功耗的電源、單片機(jī)、放大器、液晶顯示屏等)已經(jīng)對(duì)電路設(shè)計(jì)人員形成了極大的誘惑。毫無疑問，超低功耗電路設(shè)計(jì)已經(jīng)對(duì)低功耗電路提出了挑戰(zhàn)，并將擴(kuò)展成為電子電路中的一個(gè)重要應(yīng)用領(lǐng)域。
雖然超低功耗設(shè)計(jì)仍然是在CMOS集成電路(IC)基礎(chǔ)上發(fā)展起來的，但是因?yàn)橛脩舯姸啵瑪?shù)千種專用或通用超低功耗IC不斷涌現(xiàn)，使設(shè)計(jì)人員不再在傳統(tǒng)的CMOS型IC上下功夫，轉(zhuǎn)而選擇新型超低功耗IC，致使近年來產(chǎn)生了多種超低功耗儀表。電池供電的水表、暖氣表和煤氣表近幾年能夠發(fā)展起來就是一個(gè)證明。目前，電池供電的單片機(jī)則是超低功耗IC的代表。
本文將對(duì)超低功耗電路設(shè)計(jì)原則進(jìn)行分析，并就怎樣設(shè)計(jì)成超低功耗的產(chǎn)品作一些論述，從而證明了這種電路在電路結(jié)構(gòu)和性價(jià)比等方面對(duì)傳統(tǒng)電路極具競(jìng)爭(zhēng)力。
1、CMOS集成電路的功耗分析
無論是低功耗還是超低功耗IC，主要還是建立在CMOS電路基礎(chǔ)上的。雖然超低功耗IC對(duì)單元電路進(jìn)行了新形式的設(shè)計(jì)，但作為功耗分析，仍然離不開CMOS電路基本原理。以74系列為代表的TTL集成電路，每門的平均功耗約為10mW；低功耗的TTL集成電路，每門平均功耗只有1mW。74系列高速CMOS電路，每門平均功耗約為10μW；而超低功耗CMOS通用小規(guī)模IC，整片的靜態(tài)平均功耗卻可低于10μW。傳統(tǒng)的單片機(jī)，休眠電流常在50μA~2mA范圍內(nèi)；而超低功耗的單片機(jī)休眠電流可達(dá)到1μA以下。
CMOS電路的動(dòng)態(tài)功耗不僅取決于負(fù)載，而且就電路內(nèi)部而言，功耗與電源電壓、集成度、輸出電平以及工作頻率都有密切聯(lián)系。因此設(shè)計(jì)超低功耗電路時(shí)不得不對(duì)全部元件的內(nèi)外性質(zhì)做仔細(xì)分析。
CHMOS或CMOS電路的功耗特性一般可以表示為：
P=PD+PA
式中， P--總功耗
PD--靜態(tài)功耗，
PD=VDD·IDD (1)
PA--動(dòng)態(tài)功耗，
PA=PTC+PC＝VDD·ITC+Fclv2dd (2)
PTC --瞬時(shí)導(dǎo)通功耗
PC--輸出電容充放電功耗
VDD--工作電源電壓
IDD--靜態(tài)時(shí)由電源流向電路內(nèi)部的電流
ITC--脈沖電流的時(shí)間平均值
f--輸入脈沖重復(fù)頻率
CL--電路輸出端的負(fù)載電容
式(1)為靜態(tài)功耗表達(dá)式。其中，靜態(tài)功耗電流IDD值常用于評(píng)價(jià)電路的靜態(tài)功耗大小。它以電路中流經(jīng)各PN結(jié)的反向漏電流為主，而且它與電源電壓VDD有關(guān)，隨著VDD的加大，IDD亦增大。
式(2)為總的動(dòng)態(tài)功耗表達(dá)式。動(dòng)態(tài)功耗體現(xiàn)在電路進(jìn)行邏輯狀態(tài)轉(zhuǎn)換過程中內(nèi)部消耗