波形發(fā)生器設(shè)計論文:本系統(tǒng)主要以單片機(jī)為控制核心，由可編程邏輯器件（CPLD）模塊、鍵盤輸入模塊、LED顯示模塊、雙口RAMIDT7132、DA轉(zhuǎn)換輸出、rom、巴特沃斯有源低通濾波器等部件組成。采用DDFS技術(shù)，該系統(tǒng)具有較寬頻率帶、步進(jìn)值小和頻率精度高等特點。
一、方案比較與論正
1、單片機(jī)實現(xiàn)。
此種方案的優(yōu)點是：系統(tǒng)設(shè)計簡單，利用單片機(jī)的計算能力可以靈活的
實現(xiàn)題目中關(guān)于波形疊加的要求。缺點是單片機(jī)負(fù)擔(dān)過重，計算、控制、尋
址全部由單片機(jī)完成，造成單片機(jī)資源緊張，以至于整個系統(tǒng)不能順暢工作。
并且單片機(jī)尋址的速度較慢，達(dá)不到題目中高頻擴(kuò)展的要求。
2、單片機(jī)與 CPLD 實現(xiàn)。
此種方案中，單片機(jī)作為主控芯片，使得對外設(shè)的控制和波形編輯簡單
易行。CPLD 主要完成尋址，尋址時采用了 DDFS ，較好的滿足了題目中對
于高頻擴(kuò)展及頻率精確步進(jìn)的要求。本設(shè)計采用此種方案。
二、系統(tǒng)設(shè)計
1、單片機(jī)部分
單片機(jī)作為系統(tǒng)的主控芯片，首先從鍵盤獲得波形編輯的信息。之后，從 rom 中讀出預(yù)先存儲的基本波形（共 1024 個點），按照波形的信息進(jìn)行計算疊加。將疊加之后的結(jié)果存儲到雙口 ram7132中（共 1024 個點），等待 CPLD 讀取。將頻率，幅度控制字發(fā)送到 CPLD ，以上完成了一個初始化過程。波形發(fā)生過程中，單片機(jī)只負(fù)責(zé)控制顯示部分。
單片機(jī)與 CPLD 通訊是設(shè)計是到慮最多的問題，如采用串行通訊可以節(jié)省 IO 資源，但由于雙時鐘的互相影響次種通信方式不穩(wěn)定。最后采用單片機(jī)尋址方式與 CPLD 進(jìn)行通訊，單片機(jī)向一個特定的地址( 0C00 )寫數(shù)據(jù)，此地址便作為 CPLD 的地址。此種通訊方案穩(wěn)定可靠，且充分利用了單片機(jī)的地址資源。
單片機(jī)軟件設(shè)計流程圖：