結合一個2 ．4 GHz CMOS 低噪聲放大器（LNA） 電路，介紹如何利用Cadence 軟件系列中的IC 5 ．1 ．41 完成CMOS 低噪聲放大器設計。首先給出CMOS 低噪聲放大器設計的電路參數計算方法， 然后結合計算結果， 利用Cadence軟件進行電路的原理圖仿真，并完成了電路版圖設計以及后仿真。仿真結果表明，電路的輸入／輸出均得到較好的匹配。由于寄生參數，使得電路的噪聲性能有約3 dB 的降低。對利用Cadence 軟件完成CMOS 射頻集成電路設計，特別是低噪聲放大器設計有較好的參考價值。

　　Cadence Design Systems Inc ．是全球最大的電子設計技術、程序方案服務和設計服務供應商。它的解決方案旨在提升和監控半導體、計算機系統、網絡工程和電信設備、消費電子產品以及其他各類型電子產品的設計。Cadence 公司的電子設計自動化產品涵蓋了電子設計的整個流程， 包括系統級設計、功能驗證、IC 綜合及布局布線、模擬和混合信號及射頻IC 設計、全定制集成電路設計、IC 物理驗證、PCB 設計和硬件仿真建模等。Cadence 軟件支持自頂向下（Top-down） 的芯片設計， 是業界廣泛采用的設計工具。該軟件通過Li-brary CelI View 三級目錄輔助芯片設計：

　　（1） 設計者為自己要完成的系統任務建立新的Li-brary ；

　　（2） 分析系統及其指標來確定系統的各個模塊，每個模塊對應于Library 中的一個Cell ；

　　（3） 每個模塊的設計包括電路（Schematic） 設計和版圖（Layout） 設計，兩者密不可分，電路圖與版圖都是模塊中的View 。

　　同時， Cadence 公司還提供設計方法教學服務，幫助客戶優化其設計流程；提供設計外包服務，協助客戶進新的市場領域。垂直解決方案是Cadence 為幫助IC 設計公司迅速建立設計架構，并獲得更短、可預測性更高的設計周期而推出的獨具特色的整套解決方案， 其目標是為了推動不同領域產品的開發步伐， 設計錦囊（Process Design Kit ，PDK） 是其重要組成部分。“錦囊”通過將驗證方式和流程與IP 相結合的方式，更好地應對無線、網絡和消費電子等不同領域在設計方面的挑戰。通過采用“錦囊”，用戶可將其寶貴的資源投入在差異化設計而不是基礎設計方面。