數字采樣及數字下變頻技術是研究軟件無線電接收機的重要內容之一。其中針對多 種速率信號的采樣，對可變的信號符號率與固定的系統采樣率進行實時匹配問題，是研 究多速率信號數字化所遇到的難點問題之一． 文中通過抽取和內插技術的組合解決了這 一問題。并在此基礎上著重研究了高速抽取和內插的多項濾波結構，為數據率的快速匹 配奠定了基礎。

　　軟件無線電是將無線電發信機的數字化點（A/D，D/A）盡可能靠近天線，理想情況是 在天線的后端進行射頻采樣，數字化后，所有的處理都可用具有軟件定義的無線通信功 能模塊來完成。由于受ADC器件的限制，無法直接對射頻信號進行采樣。因此，目前的 方案是在中頻進行數字化，即把射頻信號經過一次或者多次混頻后，將信號搬移到幾十 MHz的中頻段，再進行ADC的帶通采樣。但是，帶通采樣后的數據量仍然極大，這對數據 進行后處理的DSP器件或FPGA器件不堪重負。軟件無線電接收機在中頻接收的是系統的 整個頻段，但對單個用戶來說卻只占用其中一個很窄的信道，因此數字下變頻部分要完 成的任務： （1）將包含所有信道的寬帶信號進行信道分離，分別提取需要的窄帶信道； （2）對于分離后的窄帶信號，降低對其的采樣頻率，從而降低此信道的數據量，以減 輕基帶處理部分對DsP或FPGA的計算要求的壓力。 當抽取率尺較大時，若要一次完成抽取，則要求抗混疊濾波器的通帶帶寬非常窄， 過渡帶非常陡，則濾波器的階數必然要求達到幾百甚至幾千階，如此大的運算量是DSP 或FPGA器件無法實時處理完成的。因此，當抽取率很高時，通常采用多級抽取技術，這 樣做比單級抽取所需的計算量小得多。多級抽取實現的途徑一般采用以抽取率為2的抽 取器為基本單元，若抽取率R=R1×2k，則在第一級采用運算簡單的級聯積分梳狀抽取 （Cascaded Integrator-Comb，CIC）濾波器，其抽取率為RI；其后，為K個半帶濾波器和2 倍抽取器。