在FPD在和許多STN LCD技術(shù)中﹐FPD在和許多其它它以其成熟的工藝和低制做成本在大部分顯示器應(yīng)用領(lǐng)域中占有優(yōu)勢(shì)﹐例如﹕游戲機(jī)﹑攜帶型電話﹑隨著資和許多其它需要小尺寸顯示器的產(chǎn)品。PDA它以其成熟的工藝和低制做成本在大部分顯示器應(yīng)用領(lǐng)域中占有優(yōu)勢(shì)﹐例如﹕游戲機(jī)﹑攜帶型電話﹑隨著信息產(chǎn)業(yè)的在顯示器的規(guī)格中對(duì)彩色顯示器的要求更苛刻。盡管如此﹐彩色STN顯示器已經(jīng)開(kāi)發(fā)并被顯示器市場(chǎng)所接受。比較有效矩陣顯示器﹐STN LCD要面對(duì)的困難就是crosstalk的問(wèn)題。Crosstalk現(xiàn)象大體上講是由相鄰象素相互干涉而產(chǎn)生的一種可見(jiàn)的缺點(diǎn)。它就象一個(gè)半透明的尾巴﹐是從屬圖案﹐只會(huì)在某些畫(huà)面中出現(xiàn)。但不幸的是﹐我們的顯示質(zhì)量會(huì)因此而下降(這種現(xiàn)象如Fig.1所示)。 
 
Crosstalk現(xiàn)象是如何產(chǎn)生的?
產(chǎn)生crosstalk現(xiàn)象的原因有兩種﹕屏的特性和IC的性能。Fig.2所示的是LCD屏的電模型。每個(gè)電容表示一個(gè)顯示象素﹐每條在線的電阻描述該條線所代表的ITO的阻值。
 
 
啟動(dòng)象素﹐電容兩邊會(huì)產(chǎn)生一個(gè)電壓。這個(gè)均方根電壓通過(guò)電容決定象素的亮顯。因此在同一列的象素由一個(gè)信號(hào)線驅(qū)動(dòng)﹐電壓通過(guò)一個(gè)象素時(shí)會(huì)受到同一列的其它象素的影響。當(dāng)通過(guò)同一行的不同象素的電壓不同時(shí)﹐crosstalk現(xiàn)象就會(huì)產(chǎn)生。

如何測(cè)量crosstalk現(xiàn)象?
因?yàn)閏rosstalk現(xiàn)象是一種從屬圖案﹐所以需要特定的測(cè)試模式來(lái)測(cè)量它的存在。Fig.3a和Fig.3b描述了兩種圖案可以有效的檢測(cè)crosstalk現(xiàn)象。這些長(zhǎng)條會(huì)產(chǎn)生更多的crosstalk。實(shí)心的線條檢測(cè)驅(qū)動(dòng)問(wèn)題比較有效﹐虛線的長(zhǎng)條對(duì)于檢測(cè)屏的相關(guān)問(wèn)題比較有效。對(duì)于灰階或CSTN LCD﹐因?yàn)樗鼈兏资艿絚rosstalk現(xiàn)象的影響﹐所以需要橫向的灰色線條。
 
 
單色和灰階顯示的不同
Fig.4a和Fig.4b分別描述了單色和灰階顯示器的電壓和透射比(VT)的曲線。假設(shè)兩相鄰象素的均方根電壓相差Δv(如Fig.4a所示)﹐透射比相差Δt2﹐Δt2小于Δt1。因此﹐在單色STN中具有比較陡峭變化的VT曲線的屏?xí)p少crosstalk現(xiàn)象。但是﹐從Fig.4b中可以看出在灰階或CSTN顯示中Δt2大于Δt1﹐這就是說(shuō)﹐灰階或CSTN顯示屏需要較為平緩的VT曲線。從Fig.4b還可以看出crosstalk現(xiàn)象在兩灰階處比在黑白區(qū)域嚴(yán)重。
 

驅(qū)動(dòng)電壓的要求
由之前的部分可知﹐灰階顯示器的理想VT曲線是線性的(如Fig.5a所示)。
 
 
假設(shè)灰度級(jí)別均勻的分布在選擇和非選擇區(qū)域﹐兩灰度級(jí)之間的均方根電壓如Fig.5b所示。例如﹕一個(gè)4k彩色STN顯示器﹐每個(gè)三原色象素需要顯示4或16灰階。如果顯示80行﹐并且其VLCD為10V﹐那么兩灰度級(jí)之間的均方根電壓為10mV。為了保證兩相鄰灰度級(jí)或顏色之間能被識(shí)別﹐crosstalk的影響必須小于這個(gè)電壓。隨著顯示器尺寸和灰階數(shù)的增加﹐這個(gè)電壓也越來(lái)越小。

對(duì)成品率的影響
 
 
對(duì)于一個(gè)80行﹐16灰階﹑VLCD為10V。Fig.6圖標(biāo)了一個(gè)模擬的均方根電壓波形它是500個(gè)驅(qū)動(dòng)IC隨意在VL2到VL5之間轉(zhuǎn)換偏移。從Fig.4b中可以看到在波形的初始階段超過(guò)28%的都不能接近需求的10mV電壓。為了改善這種趨勢(shì)﹐LCD驅(qū)動(dòng)的輸出電壓必須被改善。

屏的影響
 
如Fig.7所示可知﹐LCD的ITO電阻和LC電容對(duì)均方根電壓有影響。
 
RC的升降時(shí)間與均方根之間的關(guān)系如下圖所示。一個(gè)1/10bias的屏﹐VLCD為10V﹐它的蜂蜂值由Fig.7可知是2V。為了符合低于10mV漂移(0.5% of 2V)的要求﹐所以RC的升降時(shí)間要小于1us。