對于研制微機(jī)工控系統(tǒng)的科技人員而言，系統(tǒng)自身及應(yīng)用環(huán)境產(chǎn)生的各種電磁噪聲仍是普遍的困擾因素。許多應(yīng)用系統(tǒng)在進(jìn)行仿真調(diào)試和實(shí)驗(yàn)室內(nèi)的聯(lián)機(jī)試運(yùn)行時都是成功的，然而一旦進(jìn)入現(xiàn)場使用，系統(tǒng)則會產(chǎn)生預(yù)料以外的誤動作或誤顯示，嚴(yán)重時甚至導(dǎo)致前期研制成果基本失效，浪費(fèi)了寶貴的時間和人力物力。因此，如何在系統(tǒng)研制的過程中對干擾源進(jìn)行正確的分析，如何提高系統(tǒng)各部分及整體抗電磁干擾的能力，已經(jīng)日益引起人們的高度重視。以往對于電磁干擾的抑制主要側(cè)重于采取硬件措施，例如電磁隔離、去耦濾波、噪聲補(bǔ)償、CPU“看門狗”等。
　　筆者在研制數(shù)控設(shè)備的過程中對單片機(jī)受到的常見干擾進(jìn)行了試驗(yàn)分析，采用了相應(yīng)的軟件抑制及補(bǔ)償措施，室內(nèi)模擬噪聲測試和現(xiàn)場使用均證明了這些方法的有效性。
　　1 單片機(jī)的各部分對干擾信號的反應(yīng)
　　單片機(jī)屬于數(shù)字系統(tǒng)，各邏輯元件都有相應(yīng)的閾電平和噪聲容限，外來噪聲只要不超過邏輯元件的容限值，整個系統(tǒng)就能維持正常。然而一旦侵入系統(tǒng)的噪聲超過了某種容限，此干擾信號就會被邏輯器件放大、整形，成為產(chǎn)生誤動作的重要原因。倘若干擾改變了觸發(fā)器或存儲器的信息，則在噪聲消失后系統(tǒng)也不能恢復(fù)正常運(yùn)行。因此，在分析計算機(jī)系統(tǒng)受干擾的原因時，應(yīng)當(dāng)注意其對噪聲信號的存儲或滯留特性。
　　我們借鑒美國電器制造商協(xié)會（NEMA）提出的工控微機(jī)抗擾度試驗(yàn)標(biāo)準(zhǔn)，將放電干擾電壓提高到2kV，檢測常用的MCS—51系列芯片各部分的超常抗擾能力和受擾結(jié)果，以分析確定相應(yīng)的軟件對策。試驗(yàn)原理及觸點(diǎn)的放電波形、電纜感應(yīng)的干擾電流波形分別如圖1～圖3所示，試驗(yàn)時將圖1中剩余的電纜芯線分別接到集成電路的受試引腳上，每次干擾試驗(yàn)持續(xù)6min。