前言： 1.要想學習STM32中斷，要先掌握STM32對優先級的定義； 2.有51單片機開發經驗會比較容易理解中斷優先級； 3.本篇博文基于STM32F103ZET6芯片和3.5.0標準庫編寫； 4.本篇博文從寄存器入手，最終實現編程的步驟；如有不足之處，還請前輩多多指教； 一 基礎知識 1. cortex-m3支持256個中斷，其中包含了16個內核中斷，240個外部中斷。（本博文只介紹60個外部可屏蔽中斷） 2. stm32只有84個中斷，包括16個內核中斷和68個可屏蔽中斷 3. stm32f103上只有60個可屏蔽中斷，f107上才有68個中斷 4.先占優先級也就是搶占優先級，概念等同于51單片機中的中斷。假設有兩中斷先后觸發，已經在執行的中斷先占優先級如果沒有后觸發的中斷 先占優先級更高，就會先處理先占優先級高的中斷。也就是說又有較高的先占優先級的中斷可以打斷先占優先級較低的中斷。這是實現中斷嵌套的基礎。 次占優先級，也就是響應優先級，只在同一先占優先級的中斷同時觸發時起作用，先占優先級相同，則優先執行次占優先級較高的中斷。次占優先級不會造成中斷嵌套。 如果中斷的兩個優先級都一致，則優先執行位于中斷向量表中位置較高的中斷。 NVIC是什么？ 嵌套向量中斷控制器；用于為中斷分組，從而分配搶占優先級和響應優先級； 分組的方式有兩種： （1）Cortex-m3內核提供了一種3位寬度的PRIGROUP數據區，用于指示一個8位數據序列中的小數點的位置，從而表示中斷優先級的分組。見下表： （2）而實際上STM32并沒有用到這么多中斷，所以在分組上只分了5個組，并且表示方法有所不同；見下表： 我們在應用當中只會用到STM32的分組（５組）方式，所以下面著重于５組分組方式； 二 中斷向量表 （STM32F10x系列） （圖片來自STM32使用手冊，只需看，不需要熟記，知道大概這么多中斷就好） 三 配置中斷相關寄存器 /* cortex－ｍ3內核分組方式（8組）結構體表達方式： */ typedef struct { __IO uint32_t ISER[8];? ? ? ? ? 中斷使能設置寄存器/*!< 偏移量: 0x000? Interrupt Set Enable Register*/ uint32_t RESERVED0[24]; __IO uint32_t ICER[8];? ? ? ? ? ?中斷清除使能寄存器/*!<偏移量: 0x080? Interrupt Clear Enable Register */ uint32_t RSERVED1[24]; __IO uint32_t ISPR[8];? ? ? ? ? ? 中斷掛起設置寄存器/*!< 偏移量: 0x100? Interrupt Set Pending Register */ uint32_t RESERVED2[24]; __IO uint32_t ICPR[8];? ? ? ? ? ? 中斷清除掛起寄存器/*!<偏移量: 0x180? Interrupt Clear Pending Register */ uint32_t RESERVED3[24]; __IO uint32_t IABR[8];? ? ? ? ? ? ?中斷激活狀態位寄存器/*!< 偏移量: 0x200? Interrupt Active bit Register*/ uint32_t RESERVED4[56]; __IO uint8_t? IP[240];? ? ? ? ? ? 中斷優先級寄存器/*!<偏移量: 0x300? Interrupt Priority Register (8Bit wide)*/ uint32_t RESERVED5[644];? ? ? ? 軟件觸發方式寄存器 __O? uint32_t STIR;? ? ? ? ? ? ? ? ? ? ? ? ?/*!< 偏移量: 0xE00? Software Trigger Interrupt Register? ? */ }? NVIC_Type; /* STM32分組（5組）方式結構體表達方式 typedef struct {