這篇應用筆記敘述集成電路（IC）中存在的寄存參數的影響以及用常規方法保護精密模擬器件時可能產
生的問題。特別說明如何利用TL7726六路箝位電路克服這些問題。
所有半導體IC，不管功能與制造廠家如何，都易受超過極限參數的電壓和電流的損害。雖然半導體制造
廠常使器件具有保護特性，例如靜電放電（ESD）保護，電壓箝制以及電流限制等，但是如果工作在制造廠
規定的極限參數之外，器件仍可能失效。
主要的失效機構由半導體材料的過壓狀態而引起。CMOS器件由于其固有的寄生結構，特別易受此因素
的影響，即使在低電壓電平下也如此。最好理解的寄生效應是鎖上（latch-up），它由過壓狀態而產生的寄
生可控硅作用而引起。如果足夠的電流注入器件的輸入或輸出引腳，那么可控硅被觸發，在電源電平之間產
生短路（鎖上）。這通常造成器件突然失效。
通過小心地設計半導體器件并在制造廠規定的極限電壓額定值的范圍內使用器件可大大減小過壓狀態
的影響。對于精密的模擬電路，這種外加電壓電平應嚴加控制，電壓應當不超過正電源電壓0.3V以上并不低
于地電平0.3V。因為預計外加電壓是否落在此極限范圍之內是困難的，所以常采用硅二極管形式的外部箝位
電路。
齊納（Zener）二極管似乎是實現這種功能的顯而易見的選擇。不幸的是，由于電壓容限小且不對稱的
箝位，保持電路不僅不能滿足箝位要求，而且容易降低器件的性能。例如，模數轉換器的動態范圍可能減少。
與此相類似， 常用的肖特基 （schottky） 二極管也不能充分滿足要求。 肖特基二極管的正向電壓是400mV。
它可對大多數失效狀況為器件提供保護，它也容許電壓電平超出制造廠規定的加在器件上的極限參數。實際
上，此時器件工作在推薦工作條件之外，其連續功能可能受到損害。