高性能、高能效硅解決方案供應(yīng)商安森美半導(dǎo)體（ON Semiconductor）日前在臺(tái)北舉行的第七屆靜電放電保護(hù)技術(shù)研討會(huì)上，針對(duì)如何防止靜電放電（ESD） 所帶來的損失，從元件、制造和系統(tǒng)三個(gè)層級(jí)的技術(shù)面加以探討，為業(yè)界提供實(shí)質(zhì)建議。要有效降低ESD所帶來的損害，除了可選擇在制程中直接控制ESD之外，也可以在電子元件中加強(qiáng)抵抗ESD的裝置。安森美半導(dǎo)體長期投入于研發(fā)ESD保護(hù)技術(shù)，通過先進(jìn)的ESD保護(hù)技術(shù)和完整的產(chǎn)品系列，使電子元件具備優(yōu)異的電路保護(hù)性能。 ESD是整個(gè)電子產(chǎn)業(yè)共同面臨的問題，影響相當(dāng)廣泛，包括生產(chǎn)、封裝、測試、以及搬運(yùn)等每個(gè)環(huán)節(jié)都會(huì)受到ESD的影響，靜電往往會(huì)累積在人體、儀器和存放設(shè)備當(dāng)中，甚至電子元件本身也會(huì)累積靜電。因此所有IC都必須通過測試來檢測是否能使元件免受ESD的損害，這些測試標(biāo)準(zhǔn)包括人體放電靜電模式 （Human Body Model；HBM）、機(jī)器放電模式 （Machine Model； MM），以及與集成電路（IC）封裝大小關(guān)系密切的元件充電模式 （Charged Device Model；CDM）。安森美半導(dǎo)體ESD分立產(chǎn)品部的資深專家Robert Ashton博士，在今日的靜電放電保護(hù)技術(shù)研討會(huì)中，特別針對(duì)如何配置資源以保護(hù)ESD發(fā)表演說。Robert Ashton認(rèn)為，ESD的影響廣泛，但不代表必須針對(duì)制造與設(shè)計(jì)流程，均勻的分配資源來防范 ESD的影響。事實(shí)上在元件層級(jí)的ESD保護(hù)上，耗費(fèi)過多資源只為使IC通過HBM和CDM測試標(biāo)準(zhǔn)，并非明智之舉，尤其是業(yè)界應(yīng)進(jìn)一步探究CDM與元件封裝尺寸之間的關(guān)系。而在制造領(lǐng)域，廠商應(yīng)隨時(shí)提高警覺并改進(jìn)元件的輸送傳遞；Charged Board Event （CBE） 事件測試，可作為一個(gè)實(shí)用的測試工具，但不應(yīng)發(fā)展成IC品質(zhì)管理測試。在系統(tǒng)層級(jí)的ESD保護(hù)上，Robert Ashton強(qiáng)調(diào)從產(chǎn)品著手的重要性，他說：“ESD的控制對(duì)便攜產(chǎn)品來說，是必需品，不是選項(xiàng)，業(yè)界必須投入更多努力，讓電子元件更具備抵抗ESD的條件。目前最受國際間多數(shù)國家認(rèn)同的靜電測試規(guī)范是 IEC 61000-4-2，國際組織ESDA（靜電放電保護(hù)工程學(xué)會(huì)）正著手推展和這個(gè)測試規(guī)范相關(guān)的工作，我們期待能盡快看到成熟且穩(wěn)定一貫的測試方案。