SIP是System in Package （系統級封裝、系統構裝）的簡稱，這是基于SoC所發展出來的種封裝技術，根據Amkor對SiP定義為“在一IC包裝體中，包含多個芯片或一芯片，加上被動組件、電容、電阻、連接器、天線…等任一組件以上之封裝，即視為 SiP”，也就是說在一個封裝內不僅可以組裝多個芯片，還可以將包含上述不同類型的器件和電路芯片疊在一起，構建成更為復雜的、完整的系統。 SiP包括了多芯片模組（Multi-chip Module；MCM）技術、多芯片封裝（Multi-chip Package；MCP）技術、芯片堆疊（Stack Die）、 PoP （Package on Package）、PiP （Package in Package） ，以及將主/被動組件內埋于基板（Embedded Substrate）等技術。以結構外觀來說，MCM屬于二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構裝；由于3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。 SiP封裝中互連技術（Interconnection） 多以打線接合（Wire Bonding） 為主，少部分還采用覆晶技術（Flip Chip），或是Flip Chip 搭配Wire Bonding 作為與Substrate （IC載板） 間的互連。但以Stack Die （堆疊芯片） 為例，上層的芯片仍需藉由Wire Bonding 來連接，當堆疊的芯片數增加，越上層的芯片所需的Wire Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考慮，芯片與芯片間則需適度的插入Interposer，造成封裝厚度的增加。隨著SoC制程技術從微米（Micrometer）邁進納米的快速演進，單一芯片內所能容納的電晶體數目將愈來愈多，同時提升SoC的整合能力，并滿足系統產品對低功耗、低成本及高效能之要求。但是當半導體制程進入納米世代后，SoC所面臨的各種問題，也愈來愈難以解決，如制程微縮的技術瓶頸及成本愈來愈大、SoC芯片開發的成本與時間快速攀升、異質（Heterogeneous ）整合困難度快速提高、產品生命周期變短，及時上市的壓力變大，使SiP技術有發展的機會。