增強(qiáng)型直接存儲器存取(EDMA)控制器是TMS 320 c 6000 TM DSP兩級高速緩存架構(gòu)的骨干。通過適當(dāng)?shù)呐渲茫珽DMA通道可以設(shè)置為連續(xù)運(yùn)行，無需CPU干預(yù)或重新編程。這允許CPU使用其MIPS進(jìn)行數(shù)據(jù)處理，而EDMA在后臺處理數(shù)據(jù)管理。16或64通道，加上一個快速DMA (QDMA)寄存器組，可編程以在CPU操作期間執(zhí)行數(shù)據(jù)傳輸。EDMA通道和QDMA寄存器組有助于向/從DSP存儲器映射中的任何位置傳輸數(shù)據(jù)。所有傳輸都是同步的，每個通道都有一個專用的同步事件。請注意，QDMA傳輸是由CPU同步的。每個請求者(HPI EDMA航道L2管制員)提交一個轉(zhuǎn)移請求，由EDMA處理。請求根據(jù)優(yōu)先級排隊，優(yōu)先級較高的請求首先得到服務(wù)。由于EDMA的結(jié)構(gòu)，通過不同隊列請求的傳輸(盡管根據(jù)優(yōu)先級提交)可以同時發(fā)生。這最大化了可用于數(shù)據(jù)傳輸?shù)膸挘⑶以试S在不影響高速緩存性能的情況下高效地傳輸數(shù)據(jù)。EDMA通道配置在一個特殊的片內(nèi)參數(shù)RAM (PaRAM)中，特定通道的多次傳輸容量以鏈表的方式存儲。傳輸鏈允許通過完成其他通道來同步一個通道。對于源和目標(biāo)，通過EDMA傳輸?shù)臄?shù)據(jù)要么是一維的(1-D ),要么是二維的(2-D)。維度的數(shù)量和所選的同步?jīng)Q定了數(shù)據(jù)傳輸?shù)姆绞健Ｃ總€EDMA通道和qdma向CPU可用的狀態(tài)寄存器報告完成。有一個共享中斷EDMA_INT，通過它，通道能夠中斷CPU進(jìn)行處理。總之，EDMA通道的適當(dāng)配置能夠?yàn)樗羞M(jìn)出DSP的數(shù)據(jù)流提供服務(wù)，而不需要CPU花費(fèi)大量處理時間來管理傳輸。