74ALVCH16841 有兩個(gè) 10 位 D 型鎖存器，每個(gè)鎖存器都有獨(dú)立的 D 型輸入 以及用于總線導(dǎo)向應(yīng)用的 3 態(tài)輸出。每個(gè)寄存器的兩個(gè)部分都受到控制 獨(dú)立地由鎖存使能 （nLE） 和輸出使能 （nOE） 控制門(mén)控制。 當(dāng)nOE為低電平時(shí)，寄存器中的數(shù)據(jù)出現(xiàn)在輸出端。當(dāng) nOE 為高時(shí)， 輸出處于高阻抗關(guān)閉狀態(tài)。nOE 輸入的操作不會(huì)影響 人字拖。 74ALVCH16841 具有有源總線保持電路，用于保持未使用或浮動(dòng) 有效邏輯級(jí)別的數(shù)據(jù)輸入。此功能消除了對(duì)外部上拉或下拉的需要 電阻。 2. 特點(diǎn)和優(yōu)勢(shì) • 1.2 V 至 3.6 V 的寬電源電壓范圍 • CMOS低功耗 • 與TTL電平直接接口 • VCC = 3.0 V 時(shí)電流驅(qū)動(dòng) ±24 mA • MULTIBYTE™ 直通式標(biāo)準(zhǔn)引腳架構(gòu) • • 所有數(shù)據(jù)輸入都有總線保持 • 輸出驅(qū)動(dòng)能力：85 °C 下 50 Ω傳輸線 • • 符合JEDEC標(biāo)準(zhǔn)： 3 態(tài)同相輸出，適用于總線導(dǎo)向應(yīng)用 低電感多個(gè) VCC 和 GND 引腳，可較大限度地降低噪聲和接地反彈 • • JESD8-5（2.3 V至2.7 V） JESD8B/JESD36（2.7 V至3.6 V） • ESD 保護(hù)： • HBM：ANSI/ESDA/JEDEC JS-001 2 類(lèi)超過(guò) 2000 V • CDM：ANSI/ESDA/JEDEC JS-002 C3 類(lèi)超過(guò) 1000 V