實(shí)驗(yàn)三? 集電極開路門電路及三態(tài)門電路的研究
一、實(shí)驗(yàn)?zāi)康?br /> 1、熟悉集電極開路OC門及三態(tài)TS門的邏輯功能和使用方法
2、掌握三態(tài)門構(gòu)成總線的特點(diǎn)及方法
3、掌握集電極負(fù)載電阻RL對(duì)OC門電路輸出的影響
二、實(shí)驗(yàn)原理
?集電極開路門和三態(tài)輸出門電路是兩種特殊TTL門電路
（1）?集電極開路門
? 在數(shù)字系統(tǒng)中，有時(shí)需要將兩個(gè)或兩個(gè)以上集成邏輯門的輸出端相連，從而實(shí)現(xiàn)輸出相與（線與）的功能，這樣在使用門電路組合各種邏輯電路時(shí)，可以很大程度地簡(jiǎn)化電路。由于推拉式輸出結(jié)構(gòu)的TTL門電路不允許將不同邏輯門的輸出端直接并接使用，為使TTL門電路實(shí)現(xiàn)“線與”功能，常把電路中的輸出級(jí)改為集電極開路結(jié)構(gòu)，簡(jiǎn)稱OC（Open Collector）結(jié)構(gòu)。
本實(shí)驗(yàn)所用OC門為四-2輸入與非門74LS01，電路結(jié)構(gòu)及引腳排列如圖3.3.1所示。
?
從圖3.3.1可見，集電極開路門電路與推拉式輸出結(jié)構(gòu)的TTL門電路區(qū)別在于：當(dāng)輸出三極管T3管截止時(shí)，OC門的輸出端Y處于高阻狀態(tài)，而推拉式輸出結(jié)構(gòu)TTL門的輸出為高電平。所以，實(shí)際應(yīng)用時(shí)，若希望T3管截止時(shí)OC門也能輸出高電平，必須在輸出端外接上拉電阻RL到電源UCC。電阻RL和電源UCC的數(shù)值選擇必須保證OC門輸出的高、低電平符合后級(jí)電路的邏輯要求，同時(shí)T3的灌電流負(fù)載不能過大，以免造成OC門受損。
假設(shè)將n個(gè)OC門的輸出端并聯(lián)“線與”，負(fù)載是m個(gè)TTL與非門的輸入端，為了保證OC門的輸出電平符合邏輯要求，OC門外接上拉電阻RL的數(shù)值應(yīng)介于RLmax和RLmin所規(guī)定的范圍之內(nèi)。